

# PROGETTAZIONE DI SISTEMI DIGITALI

## *[Fotocopie di Appunti PARTE 2]*

A CURA DI ALESSANDRO PAGHI


**PROFESSORE:** Roberto Saletti (<http://unimap.unipi.it/cercapersone/dettaglio.php?ri=5663&template=dettaglio.tpl>)

**LINK AL CORSO ANNO 2017/2018:** <http://unimap.unipi.it/registri/dettregistriNEW.php?re=2087614::::&ri=8145>

**FREQUENTAZIONE:** Consigliata.

Figure 26. EPM5192 Block Diagram

Numbers without parentheses are for J-lead packages. Numbers in parentheses are for PGA packages. Numbers in brackets are for EPM5192A QFP packages.



MACROCELLE 8-16  
SUONO DESTINATE  
A SVOLGERE  
FUNZIONI SEPOLTE  
-> NO I/O

Figure 1. MAX 5000 Architecture






Figure 2. MAX 5000 Macrocell



4  
MAX 5000/  
EPS464

Figure 3. Expander Product Terms

Expander product terms are unallocated logic that can be used and shared by all macrocells in an LAB. Sharing allows efficient integration of complex combinatorial functions.



$$y' = y \oplus \text{Polarity} = (\text{Somma di Prodotti}) \oplus (\text{Polarità})$$

Questo consente di ottenere un livello di logica, in più.

I MUX sono sempre pilotati da bit di configurazione, mentre output-enable, Prezet, clock, Polarity sono definiti dal prodotto degli ingressi.


Concludendo, l'architettura MAX5000 ha pochi termini di prodotto per costruire la funzione logica, diventa più importante avere flessibilità utilizzando termini di prodotto per servizio. Notevoli vantaggi è introdotto, sicuramente, dalla doppia reazione.

Se i termini di prodotto sono pochi, è necessario un numero di termini di prodotto  $> 3$  è necessario usare ESPANSORI di LOGICA.

In fondo al piano AND, ultima Seice:

l'espansore di logica consente di inserire una somma di prodotti negata.

-> termini di prodotto libero combinabile con altre funzioni.




Espansore di logica: termini di prodotto libero.


## FAMIGLIA MAX 7000

Rispetto alla famiglia 5000 che ha 3 termini di prodotto e 3 termini di servizio si procede a costruire una nuova architettura.


Qui si hanno 5 termini di prodotto:



**Figure 1. EPM7032, EPM7064 & EPM7096 Device Block Diagram**




**Figure 3. EPM7032, EPM7064 & EPM7096 Device Macrocell**




**Figure 5. Shareable Expanders**

Shareable expanders can be shared by any or all macrocells in an LAB.




**Figure 6. Parallel Expanders**

Unused product terms in a macrocell can be allocated to a neighboring macrocell.



Questo metodo di espansione consente di ottenere un ritardo minore nella RC in quanto evita tutta la latenza che non mi interessa.


Figure 12. MAX 7000 Timing Model



- Notes:
- (1) Only available in MAX 7000E and MAX 7000S devices.
  - (2) Not available in 44-pin devices.

The timing characteristics of any signal path can be derived from the timing model and parameters of a particular device. External timing parameters, which represent pin-to-pin timing delays, can be calculated as the sum of internal parameters. Figure 13 shows the internal timing relationship of internal and external delay parameters.

Figure 2. Multi-LAB MAX 5000 Device Timing Model






**Table 17. MAX 7000 & MAX 7000E Internal Timing Parameters** Note (1)  $t_{cc}$

Symbol	Parameter	Conditions	Speed Grade -6		Speed Grade -7		Unit
			Min	Max	Min	Max	
$t_{IN}$	Input pad and buffer delay			0.4		0.5	ns
$t_{IO}$	I/O input pad and buffer delay			0.4		0.5	ns
$t_{FIN}$	Fast input delay	(2)		0.8		1.0	ns
$t_{SEXP}$	Shared expander delay			3.5		4.0	ns
$t_{PEXP}$	Parallel expander delay			0.8		0.8	ns
$t_{LAD}$	Logic array delay			2.0		3.0	ns
$t_{LAC}$	Logic control array delay			2.0		3.0	ns
$t_{IOE}$	Internal output enable delay	(2)				2.0	ns
$t_{OD1}$	Output buffer and pad delay Slow slew rate = off, $V_{CCIO} = 5.0$ V	$C1 = 35$ pF		2.0		2.0	ns
$t_{OD2}$	Output buffer and pad delay Slow slew rate = off, $V_{CCIO} = 3.3$ V	$C1 = 35$ pF (7)		2.5		2.5	ns
$t_{OD3}$	Output buffer and pad delay Slow slew rate = on, $V_{CCIO} = 5.0$ V or 3.3 V	$C1 = 35$ pF (2)		7.0		7.0	ns
$t_{ZX1}$	Output buffer enable delay Slow slew rate = off, $V_{CCIO} = 5.0$ V	$C1 = 35$ pF		4.0		4.0	ns
$t_{ZX2}$	Output buffer enable delay Slow slew rate = off, $V_{CCIO} = 3.3$ V	$C1 = 35$ pF (7)		4.5		4.5	ns
$t_{ZX3}$	Output buffer enable delay Slow slew rate = on $V_{CCIO} = 5.0$ V or 3.3 V	$C1 = 35$ pF (2)		9.0		9.0	ns
$t_{XZ}$	Output buffer disable delay	$C1 = 5$ pF		4.0		4.0	ns
$t_{SU}$	Register setup time		3.0		3.0		ns
$t_H$	Register hold time		1.5		2.0		ns
$t_{FSU}$	Register setup time of fast input	(2)	2.5		3.0		ns
$t_{FH}$	Register hold time of fast input	(2)	0.5		0.5		ns
$t_{RD}$	Register delay			0.8		1.0	ns
$t_{COMB}$	Combinatorial delay			0.8		1.0	ns
$t_{IC}$	Array clock delay			2.5		3.0	ns
$t_{EN}$	Register enable time			2.0		3.0	ns
$t_{GLOB}$	Global control delay			0.8		1.0	ns
$t_{PRE}$	Register preset time			2.0		2.0	ns
$t_{CLR}$	Register clear time			2.0		2.0	ns
$t_{PIA}$	PIA delay			0.8		1.0	ns
$t_{LPA}$	Low-power adder	(8)		10.0		10.0	ns

08/14/2017


Descrizione temporale in una KAX5000:



Le prestazioni di sistema emergono post getting.  
 I microparametri qui presentati consentono di  
 concludere un'analisi temporale post implementazione.

- t<sub>IN</sub>: ritardo ingresso - piamo and
- t<sub>LAB</sub>: ritardo piamo and - uscita porta OR
- t<sub>COMB</sub>: ritardo logico combinato
- t<sub>SU</sub>, t<sub>H</sub>, t<sub>CO</sub>, t<sub>CA</sub>: parametri logici sequenziali (FLIP FLOP)
- t<sub>OO</sub>: ritardo del blocco di uscita
- t<sub>LAC</sub>: ritardo piamo and - segnali di controllo
- t<sub>EXP</sub>: ritardo piamo and - piamo and
- t<sub>ACS</sub>: ritardo globale clock - FLIP FLOP
- t<sub>IC</sub>: ritardo clock interno - FLIP FLOP
- t<sub>FB</sub>: ritardo uscita - piamo and
- t<sub>PIA</sub>: ritardo PIA
- t<sub>IO</sub>: ritardo pim i/o - ingresso PIA

## Ritardo di Propagazione Combinatorio (TPD)



t: MICROPARAMETRO

T: MACROPARAMETRO

$$TPD = t_{1/v} + t_{1/a0} + t_{1/a1} + t_{1/a2}$$

Se il costruttore ha fornito i parametri definiti precedentemente, post getting è possibile calcolare il tpd, in quanto una volta implementata su silicio è possibile conoscere il percorso tra IN ed O.



$$TPD = t_{1/o} + t_{1/a0} + t_{1/a1} + t_{1/a2} + t_{1/a3}$$

## Ritardo Cella Flip Flop (T<sub>CLF</sub>)




$$T_{CLF} = t_{1/v} + t_{1/a0} + t_{1/a1} + t_{1/a2}$$

Se giungo due piedino i/o:

$$T_{CLF} = t_{1/o} + t_{1/a0} + t_{1/a1} + t_{1/a2} + t_{1/a3}$$

## Tempo di Set Up della struttura (T<sub>su</sub>)



t<sub>clk</sub>: istante su cui c'è un fronte esterno di CLK sul piedino CLK

t<sub>v</sub>: istante in cui vale D.

$$t'_{clk} = t_{clk} + t_{in} + t_{ics}$$

$$t'_D = t_D + t_{in} + t_{LAD}$$

$$\text{Da cui risulta: } t_0' \leq t'_{clk} - t_{su}$$

$$t_D + t_{in} + t_{LAD} \leq t_{clk} + t_{in} + t_{ics} - t_{su}$$

$$t_D \leq t_{clk} - t_{LAD} + t_{ics} - t_{su}$$

Oppure dall'equazione deve risultare:

$$t_D \leq t_{clk} - T_{su}$$

$$\text{con } T_{su} = t_{LAD} - t_{ics} + t_{su}$$

Tempo di Hold della struttura ( $T_H$ )

$$t_0'' \geq t'_{clk} + t_H$$


$t_0''$ : istante in cui viene rimossa  $t_0'$

$$t_D'' = t_D + t_{in} + t_{LAD} \geq t'_{clk} + t_H = t_{clk} + t_{in} + t_{ics} + t_H$$

$$t_D + t_{in} + t_{LAD} \geq t_{clk} + t_{in} + t_{ics} + t_H$$

$$t_D \geq t_{clk} + t_{ics} + t_H - t_{LAD} \rightarrow T_H = t_{ics} + t_H - t_{LAD}$$

Tempo di setup dello stato del registratore:



$t$ : istante in cui c'è un fronte di clk sul registratore


$$t_0' = t + t_{CO} + t_{FD} + t_{LAD} \leq t + T_{clk} - t_{su} \quad (t_0' \leq t + T_{clk} - t_{su})$$

$$T_{clk} \geq t_{CO} + t_{FD} + t_{su} + t_{LAD} ; f_{clk} = \frac{1}{T_{clk}}$$

Si concede che avendo a disposizione un modello dell'architettura e conoscendo il percorso seguito dal segnale siamo in grado di valutare i macro parametri  $T$  riconoscendo quindi i percorsi critici ottenendo, per esempio,  $f_{clk\ max}$ .

10/11/2017

Per ciascun ingresso è quindi possibile associare un  $T_{su}$  ed un  $T_{h}$ .




Le timing analyzer valuta tutti i percorsi e definisce il percorso critico.

Posti timing è possibile introdurre vincoli temporali in modo che lo strumento di sintesi sintetizzi l'architettura al fine di rispettarli.

Specifiche temporali: Timing Constraints.


FPGA

Programmazione del collegamento:



Termologia Antifuse: dispositivo massimamente aperto che si chiude in seguito ad una programmazione.

Alternative separate da uno strato di ossido che ci separano l'una dall'altra all'applicazione di un campo elettrico elevato.




RULK

A seguito dell'applicazione di un campo elettrico elevato

Questa è una programmazione permanente non volatile. Di conseguenza è una tecnologia non volatile.

Tecnologia a MOS SRAM based.



A seconda del livello contenuto nella cella SRAM si decide se passare o meno ad collegamento.

Ogni volta che si disalimenta perde l'alimentazione, e l'informazione contenuta nella SRAM viene perduta.

Tecnologia volatile

### Anti Fuse

- Irreversibile, non volatile
- Solida nei confronti delle interferenze e disturbi
- affidabilità > 100%
- One Time Programmable (OTP)
- Richiede passi di processo appositi.


### SRAM cell

- volatile, reversibile
- 100% testata e funzionante  
→ affidabilità = 100%
- Sensibile ai disturbi
- Riprogrammabile
- Riconfigurabile Run Time


SRAM cell richiede di essere programmata all'accensione del dispositivo → necessita sempre di una fase di upload della configurazione

Architettura FPGA

Architettura microarray Actel ACT 1



Struttura di Bi (Bees Logic)



Struttura data su MAX

È una struttura non programmabile.

$$Y = (G+H)(\overline{D}F + EF) + (\overline{G+H})(A\overline{C} + BC)$$

Dove sta la programmabilità?

$$Y = \overline{X_1 + X_2 + X_3} = \overline{X_1} \cdot \overline{X_2} \cdot \overline{X_3}$$

$$Y = (G+H)(\overline{D}F + EF) + \overline{G+H}A\overline{C} + \overline{G+H}BC = \overline{G+H}C$$

$$A = 1$$

$$B = \emptyset$$

$$C = X_3$$

$$D = \emptyset$$

$$E = \emptyset$$


$$F = X$$

$$G = X_1$$



$$H = X_2$$

La programmazione si traduce in programmazione delle connettività e non nella programmazione della logica.

Descrizione del blocco:



Esempio



Ho collegato



$$Y_1 = A_2$$

Ho collegato


$$Y_1 = C_3$$

Il problema è che consumo immediatamente le risorse di comunicazione.

Prima soluzione: Segmentazione della linea.



Processo generico



Rispetto all'architettura senza

segmentazione abbiamo un aumento dei gruppi CA.

-> questo provoca un aumento del tempo di propagazione.




Soluzione : segmentazione parziale delle porte nei  
 comodi di testing.



Questo dispositivo non integra logica sequenziale :  
 e necessita un FLIP FLOP anzitutto costituita da due funzioni  
 logiche.

Attesa ACT 2

Struttura dei blocchi :



Blocco C



Blocco S

## 40MX and 42MX Automotive FPGA Families




Figure 1-3 • 42MX 5-Module Implementation

### MX Architectural Overview

The MX devices are composed of fine-grained building blocks that enable fast, efficient logic designs. All devices within these families are composed of logic modules, I/O modules, routing resources and clock networks, which are the building blocks for fast logic designs. In addition, the A42MX36 device contains embedded dual-port SRAM modules, which are optimized for high-speed datapath functions such as FIFOs, LIFOs and scratchpad memory. A42MX24 and A42MX36 also contain wide-decode modules.

#### Logic Modules

The 40MX logic module is an eight-input, one-output logic circuit designed to implement a wide range of logic functions with efficient use of interconnect routing resources (Figure 1-1).

The logic module can implement the four basic logic functions (NAND, AND, OR and NOR) in gates of two, three, or four inputs. The logic module can also implement a variety of D-latches; exclusivity functions, AND-ORs and OR-ANDs. No dedicated hardwired latches or flip-flops are required in the array; latches and flip-




Figure 1-1 • 40MX Logic Module




Figure 1-2 • 42MX C-Module Implementation




FIGURE 7.2 ACT 1 horizontal and vertical channel architecture. (Source: Actel.)

he  
of  
ed  
We  
in  
ing  
ons  
nes




FIGURE 7.1 The interconnect architecture used in an Actel ACT family FPGA. (Source: Actel.)

$$C_1 = 1, C_2 = \emptyset$$

$$\rightarrow K_1 = 1, K_2 = 1$$

$$S_2 = \emptyset, S_3 = \emptyset$$

$y = y'$       Bocco S implementato come un Bocco C.

$$C_1 = \emptyset, C_2 = T, \quad T \text{ segnale esterno}$$

$$\rightarrow K_1 = \emptyset, K_2 = H$$

$$S_2 = C_2 = T, \quad S_3 = \bar{C}_2 = \bar{T}$$

Suppongo  $T = \emptyset$  :  $y = y'$

Dobbio  $T = \emptyset \rightarrow 1$

$H_1$  si comporta come un LATCH con abilitazione attiva su  $T = \emptyset$ .  
 $\rightarrow$  mantiene  $y'$

Suppongo  $H = 1$  ;

$H_2$  mantiene : si comporta come un LATCH con abilitazione attiva su  $T = \emptyset$  ( $\bar{T} = 1$ )

È un'architettura master-slave : Flip Flop D Positive Edge.

$T$  è il clock.

Bocco S : logica + Flip Flop D

$H = \emptyset$  è il reset dell'uscita.

$$C_1 = T, C_2 = \bar{T}$$

$$\rightarrow K_1 = T, K_2 = T + H \quad (H = 1)$$

$$S_2 = \bar{T} \quad (S_2 = \bar{C}_1 \cdot C_2 = \bar{T} \cdot \bar{T} = \bar{T})$$

$$S_3 = \emptyset$$

$H_1$  si comporta come un LATCH D attivo su  $T = \emptyset$  ( $\bar{T} = 1$ ).

Tutta l'architettura è un LATCH di tipo D attivo su  $T = \emptyset$ .


Bocco S : logica + LATCH D

15/11/2017

Antifusibile :

per programmarlo è necessario applicare una tensione elevata.


Ma come si programma un determinato antifusibile ?



In questo modo riesce a fondere l'antifusibile.

$V_{pp}$ : tensione di fusione.

Bisogna però ricordare che queste matrici non esistono all'interno del circuito.



Questa è la struttura reale.

Per accedere agli antifuse aggiungo un paio di transistor in parallelo alla segmentazione.

Aggiungo inoltre una colonna di programmazione con BL.

FPGA Xilinx Serie 3000


Programmazione basata su celle SAAR.

Precedentemente abbiamo visto logica programmabile con un piano AND e con un'architettura basata su MUX. Adesso si usa una LUT (LOOK UP TABLE): si riempie una memoria programmabile con la tabella di verità della funzione logica. → gli indirizzi della LUT sono gli ingressi del sistema.

Consente di realizzare in funzione logica combinatoria qualunque con un numero di ingressi definito.

La LUT è una piccola PROM.

Architettura :




CLB : Combinatory Logic Block

IOB : I/O Block


SM : Switch Matrix

PIP: Programmable Interconnect Point


Organizzata in matrice non più per righe.



Struttura CLB :



Si può realizzare un funzione logica a 32 bit o 2 funzioni logiche a 16 bit.




QX : reazione x

QY : reazione y

Posso generare due funzioni  $x$  ed  $y$  completamente indipendenti.

La LUT permette a 32 bit, quindi 5 ingressi: se includo  $q_x$  e  $q_y$  devo escludere 2 ingressi tra  $a, b, c, d, e$ .





dim consente di memorizzare un dato proveniente dall'esterno nella logica sequenziale del CLB.

Entrò su dim e non su  $a, b, c, d, e$  in modo da non incontrare il tempo di ritardo introdotto dalla LUT.

17/11/2017

Analysis IOB (Input Output Block)






**Figure 5: Configurable Logic Block.**

Each CLB includes a combinatorial logic section, two flip-flops and a program memory controlled multiplexer selection of function. It has the following:

- five logic variable inputs A, B, C, D, and E
- a direct data in DI
- an enable clock EC
- a clock (invertible) K
- an asynchronous direct RESET RD
- two outputs X and Y



**Figure 4: Input/Output Block.**

Each IOB includes input and output storage elements and I/O options selected by configuration memory cells. A choice of two clocks is available on each die edge. The polarity of each clock line (not each flip-flop or latch) is programmable. A clock line that triggers the flip-flop on the rising edge is an active Low Latch Enable (Latch transparent) signal and vice versa. Passive pull-up can only be enabled on inputs, not on outputs. All user inputs are programmed for TTL or CMOS thresholds.








Figure 13: XC3020A Die-Edge IOBs. The XC3020A die-edge IOBs are provided with direct access to adjacent CLBs.



X1243


Figure 14: Horizontal and Vertical Longlines. These Longlines provide high fan-out, low-skew signal distribution in each row and column. The global buffer in the upper left die corner drives a common line throughout the FPGA.

ROUTING GLOBAL




X3241

Figure 2: Field Programmable Gate Array Structure. It consists of a perimeter of programmable I/O blocks, a core of configurable logic blocks and their interconnect resources. These are all controlled by the distributed array of configuration program memory cells.




**Figure 10: FPGA General-Purpose Interconnect.**  
Composed of a grid of metal segments that may be interconnected through switch matrices to form networks for CLB and IOB inputs and outputs.




**Figure 12: CLB X and Y Outputs.**  
The X and Y outputs of each CLB have single contact, direct access to inputs of adjacent CLBs

↑ ROUTING GENERALE

↑ ROUTING LOCALE



**Figure 11: Switch Matrix Interconnection Options for Each Pin.**  
Switch matrices on the edges are different.



**Figure 3: Static Configuration Memory Cell.**  
It is loaded with one bit of configuration program and controls one program selection in the Field Programmable Gate Array.

← Si nota che non tutti i PIN sono interconnessi.


383 16

Il lit SR mi consente di variare lo stato del buffer: a parità di capacità di carico consente di ridurre il SETTLING TIME.


SR non lo aiuta che variare la costante di polarizzazione del buffer: variano il numero di MOS ON. A parità di SETTLING TIME rischiano di presentare correnti di capacità elevata.

$P = C \cdot V_{cc}^2 \cdot f_{clk}$  : la SLEW RATE non influisce sulla performance emergente del sistema

SR maggiore mi consente però di ridurre il SETTLING TIME ovvero poter usare  $f_{clk}$  maggiore.



- $SR_1$
- $SR_2$  con  $SR_2 > SR_1$



$$i = C \cdot \frac{dV_u}{dt} = C \cdot \frac{dV_u}{dt}$$

Se aumento i picchi di corrente aumentando il numero di MOS ON sulla linea generale di alimentazione.

Generalmente in un FPGA è possibile connettere due punti qualunque: Routing generale attraverso canali di routing e programmazione connessioni e matrici di scambio.


I punti di connessione programmabili sono dei MOSFET attivi che introducono un effetto resistivo che assieme alla capacità delle linee introducono un ritardo associato al collegamento.

-> RITARDO LOGICA.

-> RITARDO COLLEGAMENTO.

In alcune tipologie di FPGA sono presenti interconnessioni per routing locale.

Nella Xilinx XC3000 sono presenti 2 connessioni alla porta X del CLB per le righe e alla porta Y del CLB per le colonne.



1 sola connessione programmabile per raggiungere le uscite immediate vicine.

Il routing generale è utilizzato per connessioni che attraversano grandi porzioni del circuito (es. CLK, RESET).

Per segnali specifici e non generali si usano risorse Dedicato (es. CLK)

Figure 2-1. Cyclone II EP2C20 Device Block Diagram




Figure 2-2. Cyclone II LE




Figure 2-8. R4 Interconnect Connections




Figure 2-17. M4K RAM Block LAB Row Interface MEMORY BLOCK




Figure 2-18. Multiplier Block Architecture






Figure 2-16. Cyclone II PLL Note (1)



Notes to Figure 2-16:

(1) This input can be single-ended or differential. If you are using a differential I/O standard, then two CLK pins are

Figure 2-12. EP2C15 &amp; Larger PLL, CLK[], DPCLK[] &amp; Clock Control Block Locations




## Notes to Figure 2-12:

- (1) There are four clock control blocks on each side.
- (2) Only one of the corner CDPCLK pins in each corner can feed the clock control block at a time. The other CDPCLK pins can be used as general-purpose I/O pins.



Figure 2-3. LE in Normal Mode




*Arithmetic Mode*

The arithmetic mode is ideal for implementing adders, counters, accumulators, and comparators. An LE in arithmetic mode implements a 2-bit full adder and basic carry chain (see Figure 2-4). LEs in arithmetic mode can drive out registered and unregistered versions of the LUT output. Register feedback and register packing are supported when LEs are used in arithmetic mode.

Logic Elements

Figure 2-4. LE in Arithmetic Mode



# ALTERA CYCLONE II FPGA

Logica a look up table.

Sono presenti però blocchi speciali che realizzano funzioni speciali come per esempio le EMBEDDED MEMORY BLOCK (risorse dedicate alla memorizzazione programmabile).


Sono presenti anche:

EMBEDDED MULTIPLIER (moltiplicatori programmabili)

Architettura:

Struttura basata su Logic Element (LE)

Struttura LE CYCLONE II:



Le CYCLONE II ha a bordo 4 PLL per generare clock diversi da quello generato dall'oscillatore quarzo.


Oltre CYCLONE II:

La tendenza è avere all'interno degli FPGA strutture dedicate a svolgere particolari funzioni.

Si cerca di far collaborare la programmabilità HW con la programmabilità SW.

Si introduce all'interno del FPGA un core processore sintetizzato in design HDL sul hardware programmabile.


Questi pezzi di hardware vanno in ingresso dai segnali che servono denominati soft-core.



Abbiamo costruito un microprocessore su misura per le nostre specifiche.

Soft-core è un core CPU sintetizzato su FPGA.


Il passo successivo è inserire un hard-core ASIC all'interno dell'FPGA.



Hard-core è un core CPU ASIC, non sintetizzato.

# Stratix 10 Block Diagram

Figure 1: Stratix 10 FPGA and SoC Architecture Block Diagram



HPS: Quad ARM Cortex-A53 Hard Processor System  
 SDM: Secure Device Manager  
 EMIB: Embedded Multi-Die Interconnect Bridge

*pipeLine device use Routing*

## Adaptive Logic Module (ALM)

Stratix 10 devices use a similar adaptive logic module (ALM) as the previous generation Arria 10 and Stratix V FPGAs, allowing for efficient implementation of logic functions and easy conversion of IP between the devices.

The ALM block diagram shown in the following figure has eight inputs with a fracturable look-up table (LUT), two dedicated embedded adders, and four dedicated registers.

Figure 8: Stratix 10 FPGA and SoC ALM Block Diagram




Figure 3: HyperFlex Core Architecture





Figure 2: Bypassable Hyper-Register




The Hyper-Registers enable the following key design techniques to achieve the 2X core performance increases:

- Fine grain Hyper-Retiming to eliminate critical paths
- Zero latency Hyper-Pipelining to eliminate routing delays
- Flexible Hyper-Optimization for best-in-class performance

By implementing these techniques in your design, the Hyper-Aware design tools automatically make use of the Hyper-Registers to achieve maximum core clock frequency.



Figure 13. HPS Block Diagram



- Notes:
1. Integrated direct memory access (DMA)
  2. Integrated error correction code (ECC)
  3. Multiport front-end interface to hard memory controller

### 1.18.1 Key Features of the Intel Stratix 10 HPS

Table 14. Key Features of the Intel Stratix 10 GX/SX HPS

Feature	Description
Quad-core ARM Cortex-A53 MPCore processor unit	<ul style="list-style-type: none"> <li>• 2.3 MIPS/MHz instruction efficiency</li> <li>• CPU frequency up to 1.5 GHz</li> <li>• At 1.5 GHz total performance of 13,800 MIPS</li> <li>• ARMv8-A architecture</li> <li>• Runs 64-bit and 32-bit ARM instructions</li> <li>• 16-bit and 32-bit Thumb instructions for 30% reduction in memory footprint</li> <li>• Jazelle® RCT execution architecture with 8-bit Java bytecodes</li> </ul>

*continued...*



The DSP blocks can be configured to support signal processing with precision ranging from 18x19 up to 54x54. A pipeline register has been added to increase the maximum operating frequency of the DSP block and reduce power consumption.

Figure 10. DSP Block: Standard Precision Fixed Point Mode





Figure 11. DSP Block: High Precision Fixed Point Mode





# Stratix 10

## INTEL STRATIX 10 PRODUCT TABLE

PRODUCT LINE	GX 400		GX 550		GX 850		GX 1100		GX 1650		GX 2100		GX 2500		GX 2800		GX 4500		GX 5500	
	SX	400	SX	550	SX	850	SX	1100	SX	1650	SX	2100	SX	2500	SX	2800	SX	4500	SX	5500
Logic elements (LEs) <sup>1</sup>	378,000	612,000	841,000	1,092,000	1,624,000	2,005,000	2,422,000	2,753,000	4,463,000	5,510,000	6,051,280	7,470,720	7,033	137	29	1,980	3,960	7.9	3.2	1640
Adaptive logic modules (ALMs)	128,160	207,360	284,960	370,080	550,540	679,680	821,150	933,120	1,512,820	1,867,680	2,178,720	2,718,720	2,718,720	3,284,600	3,732,480	4,463,000	5,510,000	6,051,280	7,470,720	7,470,720
ALM registers	512,640	829,440	1,139,840	1,480,320	2,202,160	2,718,720	3,284,600	3,732,480	6,051,280	7,470,720	7,033	137	29	1,980	3,960	7.9	3.2	1640	1640	1640
Hyper-Registers from Intel® HyperFlex™-FPGA architecture	Millions of Hyper-Registers distributed throughout the monolithic FPGA fabric																			
Programmable clock trees synthesizable	Hundreds of synthesizable clock trees																			
M20K memory blocks	1,537	2,489	3,477	4,401	5,851	6,501	9,963	11,721	7,033	137	29	1,980	3,960	7.9	3.2	1640	1640	1640	1640	1640
M20K memory size (Mb)	30	48	66	86	114	127	195	229	137	29	1,980	3,960	7.9	3.2	1640	1640	1640	1640	1640	1640
MLAB memory size (Mb)	2	3	4	6	8	11	13	15	23	29	1,980	3,960	7.9	3.2	1640	1640	1640	1640	1640	1640
Variable-precision digital signal processing (DSP) blocks	648	1,152	2,016	2,520	3,145	3,744	5,011	5,760	1,980	3,960	7.9	3.2	1640	1640	1640	1640	1640	1640	1640	1640
18 x 19 multipliers	1,296	2,304	4,032	5,040	6,290	7,488	10,022	11,520	3,960	7,920	15,840	23,760	35,640	47,520	61,440	79,200	102,960	137,280	181,440	235,200
Peak fixed-point performance (TMACS) <sup>2</sup>	2.6	4.6	8.1	10.1	12.5	15.0	20.0	23.0	7.9	15.8	31.7	47.5	61.4	79.2	102.9	137.3	181.4	235.2	307.2	396.0
Peak floating-point performance (TFLOPs) <sup>3</sup>	1.0	1.8	3.2	4.0	5.0	6.0	8.0	9.2	3.2	6.4	12.8	19.2	24.0	31.2	39.6	51.0	66.2	87.0	113.8	147.6
Secure device manager	AES-256/SHA-256 bitstream encryption/authentication, physically unclonable function (PUF), ECDSA 256/384 boot code authentication, side channel attack protection																			
Hard processor system <sup>4</sup>	Quad-core 64 bit ARM® Cortex-A63 up to 1.5 GHz with 32 KB I/D cache; NEON™ coprocessor; 1 MB L2 cache; direct memory access (DMA), system memory management unit, cache coherency unit, hard memory controllers, USB 2.0 x2, 1G EMAC x3, UART x2, SPI x4, I2C x5, general-purpose timers x7, watchdog timer x4																			
Maximum user I/O pins	392	400	736	736	704	704	704	704	1640	1640	1640	1640	1640	1640	1640	1640	1640	1640	1640	1640
Maximum LVDS pairs (RX or TX)	192	192	360	360	336	336	336	336	816	816	816	816	816	816	816	816	816	816	816	816
Total full duplex transceiver count	24	48	48	48	96	96	96	96	24	24	24	24	24	24	24	24	24	24	24	24
GXT full duplex transceiver count (up to 30 Gbps)	16	32	32	32	64	64	64	64	16	16	16	16	16	16	16	16	16	16	16	16
GX full duplex transceiver count (up to 17.4 Gbps)	8	16	16	16	32	32	32	32	8	8	8	8	8	8	8	8	8	8	8	8
PCI Express® (PCIe®) hard intellectual property (IP) blocks (Gen3 x16)	1	2	2	2	4	4	4	4	1	1	1	1	1	1	1	1	1	1	1	1
Memory devices supported	DDR4, DDR3, DDR2, DDR, QDR II, QDR II+, RDRAM II, RDRAM 3, HMC, MeSys																			
Package Options and I/O Pins: General-Purpose I/O (GPIO) Count, High-Voltage I/O Count, LVDS Pairs, and Transceiver Count <sup>5</sup>																				
F1152 pin (35 mm x 35 mm, 1.0 mm pitch)	392,819,224	392,819,224	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
F1760 pin (42.5 mm x 42.5 mm, 1.0 mm pitch)	-	400,161,924,8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
F1760 pin (42.5 mm x 42.5 mm, 1.0 mm pitch)	-	-	688,16,336,48	688,16,336,48	688,16,336,48	688,16,336,48	688,16,336,48	688,16,336,48	688,16,336,48	688,16,336,48	688,16,336,48	688,16,336,48	688,16,336,48	688,16,336,48	688,16,336,48	688,16,336,48	688,16,336,48	688,16,336,48	688,16,336,48	688,16,336,48
F2112 pin (47.5 mm x 47.5 mm, 1.0 mm pitch)	-	-	736,16,360,48	736,16,360,48	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
F2397 pin (50 mm x 50 mm, 1.0 mm pitch)	-	-	-	-	704,32,336,96	704,32,336,96	704,32,336,96	704,32,336,96	704,32,336,96	704,32,336,96	704,32,336,96	704,32,336,96	704,32,336,96	704,32,336,96	704,32,336,96	704,32,336,96	704,32,336,96	704,32,336,96	704,32,336,96	704,32,336,96
F2912 pin (55 mm x 55 mm, 1.0 mm pitch)	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

Notes:

- LE counts valid in comparing across Intel FPGA devices, and are conservative vs. competing FPGAs.
- Fixed-point performance assumes the use of pre-adder.
- Floating-point performance is IEEE 754 compliant single precision.
- Quad-core ARM Cortex-A63 hard processor system only available in Stratix 10 SX SoCs.
- A subset of pins for each package are used for high-voltage, 3.0 V and 2.5 V interfaces.
- All data is preliminary, and may be subject to change without prior notice.

392,819,224 | Numbers indicate total GPIO count, high-voltage I/O count, LVDS pairs, and transceiver count.  
 688,16,336,48 | Indicates pin migration path.





# Stratix 10

## INTEL STRATIX 10 PRODUCT TABLE

PRODUCT LINE	SX 400	SX 650	SX 850	SX 1100	SX 1650	SX 2100	SX 2500	SX 2800	SX 4500	SX 5500
Processor	Quad-core 64 bit ARM Cortex-A53 MPCore <sup>®</sup> processor									
Maximum processor frequency	1.5 GHz <sup>1</sup>									
Processor cache and co-processors	<ul style="list-style-type: none"> <li>• L1 instruction cache (32 KB)</li> <li>• L1 data cache (32 KB) with error correction code (ECC)</li> <li>• Level 2 cache (1 MB) with ECC</li> <li>• Floating-point unit (FPU) single and double precision</li> <li>• ARM NEON media engine</li> <li>• ARM CoreSight<sup>™</sup> debug and trace technology</li> <li>• System Memory Management Unit (SMMU)</li> <li>• Cache Coherency Unit (CCU)</li> </ul>									
Scratch pad RAM	256 KB									
HPS DDR memory	DDR4, DDR3, and LP DDR3 (Up to 64 bit with ECC)									
Direct memory access (DMA) controller	8 channels									
EMAC	3X 10/100/1000 Ethernet media access controller (EMAC) with integrated DMA									
USB on-the-go (OTG) controller	2X USB OTG with integrated DMA									
UART controller	2X UART 16550 compatible									
Serial peripheral interface (SPI) controller	4X SPI									
I <sup>2</sup> C controller	5X I <sup>2</sup> C									
Quad SPI flash controller	1X SIO, DIO, QIO SPI flash supported									
SD/SDIO/MMC controller	1X eMMC 4.5 with DMA and CE-ATA support <ul style="list-style-type: none"> <li>• 1X ONFI 1.0 or later</li> <li>• 8 and 16 bit support</li> </ul>									
NAND flash controller	4X									
General-purpose timers	Maximum 48 GPIOs									
Software-programmable general-purpose I/Os (GPIOs)	3X 48 - May be assigned to HPS for HPS DDR access									
HPS DDR Shared I/O	48 I/Os to connect HPS peripherals directly to I/O									
Direct I/Os	4X									
Watchdog timers	Secure device manager, Advanced Encryption Standard (AES) AES-256/SHA-256 bitstream encryption/authentication, PUF, ECDSA 256/384 boot code authentication, side channel attack protection									
Security										

**Notes:**

1. With overdrive feature.

© Intel Corporation, Intel, the Intel logo, the Intel Inside mark and logo, the Intel Experience What's Inside mark and logo, Altera, Arria, Cyclone, Encliron, Intel Atom, Intel Core, Intel Xeon, MAX, Nios, Quartus and Stratix are trademarks of Intel Corporation or its subsidiaries in the U.S. and/or other countries. See Trademarks on intel.com for full list of Intel trademarks. Other marks and brands may be claimed as the property of others.

22/11/2017

ASIC

Valutazioni sul fronte progettuale.

Per ASIC ci portiamo ad un incremento di prestazioni in ogni direzione:

- velocità di elaborazione;
- area;
- potenza;
- Sicurezza del progetto;
- affidabilità;

Tutto questo viene pagato in termini di costo \$.

In un ASIC si progetta sia l'architettura logica che il layout  $\rightarrow$  il design è più difficile e comporta l'aumento del tempo di progetto.

Si richiedono strumenti di CAD avanzati.

È inoltre necessario effettuare un controllo del chip progettato.

La produzione del chip sarà invece off-Race (costo elevato da utenza specializzata).

Approccio Full Custom:

libera progettazione totale e completa

$\rightarrow$  ottimizzazione geometrica ed elettrica a livello di transistor.

Approccio Semi Custom:

- utilizzo di Standard Cell (celle progettuali pre-progettate);
- Gate Array Channelled o Sea of Gate;  
 $\rightarrow$  I transistor sono già prefabbricati sul chip, si personalizzano solo le connessioni.

$$\text{Costo}_{\text{TOT}} = \text{NRE} + m \cdot \text{RE}$$


$$\text{Costo}_{\text{TOT}} / m = \text{NRE} / m + \text{RE} = \text{Costo}_{\text{UNIT.}}$$

Costi fissi NRE :

- macchina di progetto
- progettisti

Costi ricorrenti RE

- area di silicio
- collaudo
- packaging



$RE_{FULL\ CUSTOM} > RE_{STANDARD\ CELL} > RE_{GATE\ ARRAY}$

$NRE_{FULL\ CUSTOM} > NRE_{STANDARD\ CELL} > NRE_{GATE\ ARRAY}$

Siccome:

$RE_{FPGA} > RE_{GATE\ ARRAY}$


$NRE_{FPGA} < NRE_{GATE\ ARRAY}$

La prototipazione è fatta su FPGA (architettura programmabile). Al termine del progetto si migra su una tecnologia gate array o standard cell.


→ Prototipazione veloce e implementazione ottimizzata.

Flusso progettuale ASIC digitale :




- 1) design entry;
- 2) sintesi in primitive;
- 3) assegnamenti ai pin :
  - placement;
  - routing;



**FIGURE 1.5** A channeled gate-array die. The spaces between rows of the base cells are set aside for interconnect.



**FIGURE 1.6** A channelless gate-array or sea-of-gates (SOG) array die. The core area of the die is completely filled with an array of base cells (the base array).



Databook Build Date: Tuesday May 13 17:53 2014


Copyright © 2004-2013 Nangate Inc.

Conditions for characterization library c18\_CORELIB\_TYP, corner c18\_CORELIB\_TYP\_typical: Vdd= 1.80V, Tj= 25.0 deg. C.

Output transition is defined from 20% to 80% (rising) and from 80% to 20% (falling) output voltage.

Propagation delay is measured from 50% (input rise) or 50% (input fall) to 50% (output rise) or 50% (output fall).

Strength	1
Cell Area	11.290 um <sup>2</sup>
Equation	Q = !(A & B)
Type	Combinational
Input	A, B
Output	Q



State Table		
A	B	Q
L	-	H
H	H	L
-	L	H

*transizione veloce*      *transizione lenta*

Propagation Delay [ns]					
Input Transition [ns]		0.01		2.50	
Load Capacitance [fF]		1.00	100.00	1.00	100.00
A to Q	fall	0.03	0.61	-0.08	1.21
	rise	0.04	1.04	0.41	1.93
B to Q	fall	0.03	0.62	-0.11	1.07
	rise	0.04	1.05	0.47	1.94

Output Transition [ns]					
Input Transition [ns]		0.01		2.50	
Load Capacitance [fF]		1.00	100.00	1.00	100.00
A to Q	fall	0.02	0.80	0.29	1.25
	rise	0.04	1.48	0.28	1.75
B to Q	fall	0.02	0.80	0.27	1.12
	rise	0.05	1.49	0.27	1.76

Capacitance [fF]	
A	1.5400
B	1.4830


Leakage [pW]
22.97

*carico pesante*  
*carico contenuto*

Dynamic Power Consumption [nW/MHz]					
Input Transition [ns]		0.01		2.50	
Load Capacitance [fF]		1.00	100.00	1.00	100.00
A to Q	fall	0.00	0.37	19.54	10.52
	rise	6.65	6.98	33.12	20.86
B to Q	fall	0.00	0.21	18.15	10.26
	rise	8.14	8.37	35.99	22.98

Tempo Propagazione negativo


Transizione di input lenta:



*la causa della ripropagazione di segnale è la tp risultata minore di 0 per transizioni lente di Vin*

24/11/2019

Il progetto ASIC rischia di funzionare solo primo  
RUN su silicio -> non è contemplato a causa  
dei costi NRE di commettere errori.



$\tau$  : ritardo di propagazione di una porta  
elementare

$$\tau = \tau_0 + K \sum_{i=1}^N C_{in_i}$$

$\tau$  è funzione di:

- temperatura;
- tensione di alimentazione;
- process.

Da sottoporre che  $\tau_{HL} \neq \tau_{LH}$ :

$$\tau_{HL} = \tau_{0HL} + K_{HL} \sum_{i=1}^N C_{im_i}$$

$$\tau_{LH} = \tau_{0LH} + K_{LH} \sum_{i=1}^N C_{im_i}$$

Si gestiscono  $\tau$  per performance:

- slow ( $T_{MAX}$ ,  $V_{MIN}$ , PROCESSO PESSIMO)
- tipica
- fast ( $T_{MIN}$ ,  $V_{MAX}$ , PROCESSO OTTIMO)

Post Layout si introduce in  $\tau$  un termine  $C_R$  dovuto al routing:


$$\tau = \tau_0 + K \left[ \sum_{i=1}^N C_{im_i} + C_R \right]$$

## PLACEMENT

Praticamente un'operazione dalla standard cell

Criterio di otimo:

- minimizzazione  $C_R$ : minimizzare la ROUTING.



$$D = |x_1 - x_2| + |y_1 - y_2|$$

Distancia  $P_1, P_2$

Si utilizza un algoritmo di Random Placement iterativo.


## ROUTING

Si divide in general routing e Detailed Routing.

## BONDING DIAGRAM


Schema di assemblaggio PIN out chip con PIN out Package.

Risultato finale :



Chip Pad limitata :

→ dimensione chip  
fissata dal numero di  
PAD.



Chip Core limitata

→ dimensione chip  
fissata dalla dimensione  
del core.



## METODOLOGIE DI PROGETTO


Una rete digitale è una grande rete sequenziale.

Tipi di progetto:

### 1) Progetto Simetico Statico

Gli elementi di memoria FF sono elementi statici che memorizzano informazioni anche in assenza di clock.

Tutti i FF sono clockate dallo stesso segnale dello stesso segnale di clock.




### 2) Progetto multiphase Statico

FF statici attivati da clock multiphase.

Non si utilizzano i FF ma i LATCH.

nel caso abbastanza si usano due fasi:  $\phi_1, \phi_2$ .

Segnali presenti su  $\phi_1$  devono essere presenti su  $\phi_2$ .



### 3) Progetto multiphase Dinamico




3 latch che si utilizzano come di tipo dinamico.

-> la memorizzazione avviene solo con un LATCH.

# INTRODUZIONE DI UN RITARDO CON PORTE IN CASCATA

Linee di ritardo

Moltiplicatore di frequenza





$$DC_{clk} = 50\%$$

$$\Delta = \frac{T_{clk}}{4} \rightarrow DC_{clk-d} = 50\%$$

$\Delta$  è però un parametro estremamente poco accurato in quanto è basato su  $t_{PH}$  e  $t_{PL}$ .



Altra soluzione: usare un moltiplicatore digitale.



$\Delta$  affetto dai soliti problemi.

Trigger deve essere alto per tutta la transizione.



Migliorata il comportamento del mono stabile digitale.



Basta un fronte di trigger per resettare il FF.

Anche se il problema della non esattezza di  $\Delta$ .

### ASTABILE





Problema della inesattezza di  $\Delta$ .

Il clock è un elemento che dà un riferimento temporale.

→ il periodo del clock consente di misurare porzioni di tempo.

Ma come  $\Delta$  un intervallo di clock:



$\Delta$  estremamente preciso

Da notare che l'attivazione del trigger si riconosce solo su  $\uparrow$ .


Clk fornisce la sincronizzazione del sistema.

23/11/2017

Se vogliamo misurare intervalli temporali è necessario essere sul periodo di clock.

Criteri di scelta del clock del sistema digitale:

- periodo di clock corrispondente al più piccolo quanto temporale che è necessario misurare  
→ esprime tutti gli altri intervalli temporali come multipli del periodo di clock.
- il periodo di clock definisce l'intervallo di campionamento di un segnale → non è possibile discriminare un segnale all'interno di tale intervallo.
- Ci possiamo sempre ricondurre ad una struttura in cui le prestazioni sono determinate dal cammino critico.



Verò se il clock è fonte da asimmetrie.

On presenza di asimmetrie:

- CLOCK SKEW •

$$y_2 = y_1 \pm \Delta \quad \text{con } \Delta > \phi$$

$$t_a = y_1 + t_{co} + t_{pd} \leq y_1 \pm \Delta + T_{clk} - t_{su}$$

$$\pm \Delta \geq t_{co} + t_{pd} + t_{su} - T_{clk} < \phi$$

+  $\Delta$  : skew non causa problemi

-  $\Delta$  :  $|\Delta| \leq T_{clk} - t_{co} - t_{pd} - t_{su}$

Timer Analyzer chiama  $|\Delta|$  SLACK: è il clock skew tollerabile.

$$t_a = q_1 + t_{co} + t_{pd}$$

$$t_a > q_2 + t_H = q_1 \pm \Delta + t_H$$

Caso peggiore:  $t_{pd} = \phi$  (R.e = c.e.)

$$q_1 + t_{co} > q_1 \pm \Delta + t_H$$

$$\pm \Delta < t_{co} - t_H > \phi$$

-  $\Delta$ : skew non inteso problema

+  $\Delta$ :  $|\Delta| < t_{co} - t_H$

Primitive decomposte:

FF-SR asincrono

- $S=1$ ,  $R=1$  configurazione ignota
- asincrono in un mondo sincrono
- sensibile ai glitch
- nel caso di  $\text{set } S=1$ , risultando ( $R=1$ ) mi rompo in configurazione ignota.

FF-JK

Consente una lettura più differenziosa della forma circuitale.

01/12/2019

Reti combinatorie che ricevono reti di clock e reset asincroni:



Una rete combinatoria può determinare delle criticità a causa delle ALU (transizioni spurie).

Ci possono essere transizioni spurie delle uscite che sono indesiderate  $\rightarrow$  la funzionalità del sistema risale.

Da un'analisi funzionale questo però non risulta, è necessario un'analisi approfondita timing.


nel caso in cui della struttura dell'elaborazione  
 clock multiple o una rete combinatoria per  
 controllare un reset asincrono inserito in  
 register.

Risolve il problema della presenza di glitch sul clock.



$CK'f$ : funzionale


$CK't$ : reset (timing) con presenza di clock skew




potenziale violazione di th se  $CK'' = CK't$

→ lo skew positivo peggiora le prestazioni nel  
 rispetto di th. Si genera dunque un segnale ripulito  
 ma possibile di clock skew.


### TECNICA DEL CLOCK GATING




Disabilitazione della  
 macchina tramite  
 disabilitazione del  
 clock.



In reset, per come è generato  $en$ , sono avvenuti in ritardo rispetto a clock.



Se realizzato invece che  $clock \rightarrow \overline{clock}$



Ma quindi il fronte negativo del clock esterno così i problemi introdotti dal clock gating.


Ma  $q$  viene generato sul  $\uparrow$  di  $ck'_t$  e viene complementato su  $\uparrow$  di clock, cioè  $\downarrow$  di  $ck'_t$ .

$\rightarrow$  abbiamo solo mezzo periodo di clock per mandare a regime l'ingresso  $q$ . (Se  $DC_{clock} = 50\%$ )


È una struttura DOUBLE EDGE CLOCKING.



# RESET ASINCRONO




Struttura che resetta nel momento in cui  $res\_m = 1$



un impulso di reset così da avere durata e possibilità di non aver un grado di resettare tutti i flip flop che voglio resettare.

Piano a simulare questo collegamento.





Così ho costruito un impulso di reset di lunga durata.


In questo caso l'ultimo FF viene esclusivamente da FF di reset.

Problema: perdo un ciclo di clock → a inserisce un ciclo morto di clock.


# MACCHINE CLOCKATE CON CLOCK DIVERSI



C'è un rapporto fisso tra le frequenze dei clock.




a generato da CK2 ma campionato da clock  
 -> si potrebbero vedere tempi di set up.




b generato da clock ma campionato da CK2  
 -> si potrebbero vedere tempi di hold.

FF D con reset Sincrono è la struttura base ideale per il progetto Sincrono.

Costruire un reset Sincrono e non Ro la clock Sincrono in Verilog:



FF E




Disabilitazione dopo l'ingresso un funzione di e.


→ non è clock gating ma Flip Flop con abilitazione.

Il complemento a zero viene per ogni tipo di clock sul fronte ↑

Il clock gating viene utilizzato solo ed esclusivamente per problemi di consumo energetico.




FF E con reset sincrono:




AND-OR-INVERT (AOI)

$$d' = \text{res}_m \cdot (d \cdot e + q \cdot \bar{e}) = \text{res}_m \cdot d \cdot e + \text{res}_m \cdot q \cdot \bar{e}$$

Si traduce in:



FF E-T



→ utilizzabile sia  
come commutatore  
che come contatore.


Si utilizza nei contatori casi particolari:

$e = 1 \rightarrow$  si compiono simultaneamente d

$e = \emptyset, t = \emptyset \rightarrow$  mantenimento

$e = \emptyset, t = 1 \rightarrow$  conteggio

FF  $\overline{SR}$



$$D = S + Q$$

$$S = 1 \quad R-N = 1 \quad Q \leftarrow 1$$

$$S = \overline{1} \quad R-N = 1 \quad Q \leftarrow Q$$

$$S = X \quad R-N = \overline{1} \quad Q \leftarrow \overline{Q}$$


Risolvere i problemi del latch

SR:

- aumento
- completamento sui fronti
- genera uscita sui fronti
- nessun problema

$$S = R = 1$$

FF R (Request FF)



05/12/2017


Ha un reset asincrono pilotato da ack.

Utilizziamo questo FF alla periferia del sistema, quando vogliamo lanciare delle richieste verso un altro sistema aspettando un acknowledgment.

Senza più fare commutazioni il sistema digitale col mondo esterno.

reset asincrono in quanto il mondo esterno agisce in maniera asincrona.

FF R per gestione richieste sistema (dallo sistema)



→ FF non clockato da CLK di sistema con reset asincrono

Questo oggetto si trova nella periferia del sistema.




Plus servirà per aggiornare un segnale proveniente dal mondo esterno, rispettata la richiesta di reset.

Questi sono FF che violano le regole di progetto ma utili per interfacciare il mondo esterno.

Attivare varie macchine sequenziali ad intervalli diversi.

→ Risolve il problema di macchine che funzionano ma con periodi di clock differenti.



Il progetto è tutalmente sincrono statico asincrono.

→ non rido le regole di progetto = zicme.

Regole per il progetto digitale:

1) Progetto funzionale:

scrivere del codice HDL strutturato facile da comprendere, verificare e correggere.

2) Evitare le tecniche obsolete.


3) Il progetto digitale funziona bene a tutti i FF campimano correttamente (rispetto  $t_{su}$  e  $t_{k}$  dei segnali)

→ internamente del critico path rispettata  $f_{clkmax}$ ; nei segnali esterni bisogna rispettare  $t_{su}$  e  $t_{k}$ .

N.B. segnali esterni totalmente asincroni rispetto a CLK sono segnali che necessitano  $t_{k}$  e  $t_{su}$  → si può avere come conseguenza la situazione


Il terzo punto si traduce in: Gestione della comunicazione con l'esterno.

possiamo avere come conseguenza cosa accade negli istanti di ricezione di  $t_{su}$  e  $t_{k}$ .



I moduli sono asincroni.

$$CK = CK_A = CK_B$$



Supponiamo che i moduli non sono asincroni:

$$CK_A \neq CK_B$$


Se da A fornisce un data per ogni coast di clock  $CK_A$ , dove si autotake:

$$f_{CKB} = f_{CKA}$$

È necessaria un protocollo di comunicazione tra A e B.

Si usa un handshake.

Protocollo di Handshake Fondamentale:



implicit indica l'occupazione della linea di comunicazione.

Abbiamo studiato un caso fortuito in cui i dati provenienti da A non arrivano mai a TX del sistema B.



Potrebbe accadere che Request riceva tempi  $t_k$  e  $t_{su}$  due FF di servizio di tipo D.

Il FF di tipo D viene esito dell'ingresso durante la metastabilità. Supponiamo che Request non venga campionato a  $Q = 0$  → questo non è un problema, non c'è rimpiazzamento della richiesta, quindi non c'è accademismo e la richiesta rimane attiva. Sul fronte successivo di  $ck_B$  il campionamento è corretto. Supponiamo che Request venga campionato a  $Q = 1$  → dobbiamo considerare che anche dato riceve i tempi  $t_k$  e  $t_{su}$  e quindi non è assicurato il corretto campionamento.


C'è una possibilità di errore!

Il problema nasce dal fatto che Request è asincrono rispetto a  $ck_B$ . Invece ci sono due punti decisionali diversi all'interno del sistema B in cui si verifica la validità del segnale asincrono in ingresso.

La soluzione è ricondurre ad un unico punto decisionale.


Invece un  $\uparrow$  sincrono con A e un  $\downarrow$  sincrono con B!

Protocollo di Handshake protetto:



• consente di perdere solo mezzo ciclo di  $ck_B$

• consente di perdere un tempo solo di  $t_{su}$



Precedentemente è studiato il caso in cui Request non viene tx e tsu di B.

Sono state richieste più volte a regime dal progetto siccome la fine di attesa massima limita di comunicazione.

inh  $\uparrow$  Sincrono con A e inh  $\downarrow$  sincrono con  $\overline{\text{CLK B}}$ !  
inh è un segnale asincrono rispetto ad A.

inh\_synch sincrono con  $\overline{\text{CLK A}}$ .

Supponiamo che la FF di protezione compiamo una Request perché in violazione dei tempi di tsu o th.

Se  $Q = 1$ , abbiamo un richiesta messa dopo di clock B perché B non è a regime ed una dati buoni.

Se  $Q = 0$ , la richiesta non è stata accettata.

C'è comunque una possibilità di essere  $\neq 1$ !

→ la FF di protezione deve concludere la meta, stabilirsi entro mezzo ciclo di CLK B.



Parusa soluzione: Cascata di più FF di protezione  
→ riduciamo il tempo in meta stabilita grazie alla superposizione dei ritardi logici.

06/12/2017

Le soluzioni precedenti sono valide e Request si mantiene per un certo intervallo di tempo.

→ il mio sistema è in grado di riconoscere un livello, non un fronte.

Come posso discriminare un fronte asincrono?




abbiamo trasformato un segnale asincrono in un impulso sincrono.

Siamo in grado di discriminare un fronte anche se il segnale è asincrono.

Se a noi interessa i tempi di  $t_{su}$  o  $t_{h}$ .



→ il campionamento è un certo.

Ma cosa succede in realtà:



Attempo comunque il risultato voluto.

nel mio sistema distribuito synchrono e non a, in quanto amo come sistema digitale. Protocollo di Handshake che non richiada la regola del progetto sincrono statico: Protocollo garantendo agreement.



Si utilizzano FF di richiesta di tipo SR anziché di tipo R.  
 ack\_m determina la reset di request automaticamente con clk A.  
 Se request richiada th o tsu del FF di protezione e Q=1. Po un pseudo di clk B per stabilizzare i dati.


simetroni

12/12/2017


Interfaciamento con memorie a semiconduttore  
memorie statiche o dinamiche.

Le memorie statiche sono facilmente trovabili nei  
interni dei chip in quanto realizzate con la stessa  
tecnologia dell'IC.


Da prima cosa da fare per utilizzare una  
mem. statica è verificare le timing diagram.  
(SRAM)



lettura




Scrittura : tempo rispettati  
 $t_H$  e  $t_{SU}$




Temporizzazione a 3 cicli di  
clock ( $t_H \neq \phi$ )

-> nessun problema a rispettare  
 $t_{SU}$  e  $t_H$ .



Temporizzazione a 2 cicli di  
clock ( $t_H = \phi$ )





Temporizzazione ad 1 ciclo  
di clock ( $t_H = \phi$ )

-> A e D sincroni con CLK  
ma W-N asincrono con CLK.

Problema della situazione ad 1 ciclo di clock: generazione  
fronze di clocka  $\downarrow$  di W-N.

Esso deve essere piazzato all'interno del chip di  
clock -> necessitava una generazione della

Progetto del progetto sincrono statico: DOUBLE  
 EDGE CLOCKING. Si aggiunge un fronte di  
 discesa di  $W-N$  al fronte di discesa di  $CLK$ .




Sequenza di operazioni da eseguire:  $W, R, W, W$ .

La rete che genera  $WA$   $RA$  avrà mezzo ciclo di  
 clock per momento a regime un quarto  
 completo due fronti negativi.

Sequenza di operazioni valide:  $W, R, W, R$ .

→ la rete non consente di fare due cicli di  
 scrittura consecutivi.

Approccio oggi - ovini supportato.




Si utilizza ancora la tecnica di sette steps clocking


Sequenza di operazioni da eseguire: W, R, W, W.

Condizioni iniziali:  $b = \phi$ ,  $c = \phi$ .

Sequenza di operazioni: write: W, R, W, W.



nel caso  $t_{tr} = \phi$




(ZOOM)

Il fronte  $\uparrow$  di W.N deve avvenire prima del mutamento di A e D. A e D hanno  $t_{tr} = \phi$  rispetto al fronte  $\uparrow$  di W.N.

nel caso di una violazione timing è possibile anticipare il fronte  $\uparrow$  di W.N mantenendo clock gating.

→ W.N' anticipata rispetto a W.N.

Interfacciare una mem. dinamica asincrona.



Temporizzazione a 4 cicli di clock

Rispetta completamente il contratto di completamento

di una DRAM di tipo asincrono.

Possibile temporizzazione a 2 cicli di clock con violazione consentita della regola del rispetto sincrono statico.

Interfacciare una mem. dinamica sincrona SDRAM


→ si raccomanda di interfacciare due sistemi mutuamente sincroni tra loro e clockati dallo stesso clk.

⇒ Usa un'interfaccia di tipo sincrono.

Test del Progetto (esecuzionale)

metodi per ricomporre i dati di realizzazione da parte della fornitrice

- 1) Esecuzionale funzionale
- 2) Esecuzionale strutturale



Si valutano le uscite

ATE : Automatic Test Equipment



# ciclo	IN	OUT - MIS	OUT ASPETTATA
1	001101	010	010
2	011101	011	010 ← errore
3			
⋮			

Qual'è la migliore sequenza di ingressi di test con cui utilizzare il sistema?

In che condizioni operative svolgere questi test?

1) Test Statici:

- svolta a bassa freq. di clock

2) Test in velocità

- una volta che strutturalmente il circuito è testato si identifica  $f_{clk\ max}$

3) Test parametrici:

- caratterizzano delle caratteristiche elettriche del circuito

Sequenza di test:

Si inizia il fault (condizione che definisce un guasto)

1) stuck @ : meccanismo di guasto che blocca, ma il valore di un nodo ad un valore predefinito.  
 stuck @ 0, stuck @ 1.

2) Single Fault : singolo guasto in tutto il circuito.

$N$  nodi → numero possibile di guasti :  $2N$ .  
 $2N$  faults.

metrica : Fault Coverage

Parametro che si assegna al vettore di test.

Identificabilità:  $\frac{\# \text{ fault detected}}{2N}$   $\rightarrow$  Facilmente riconoscibili dalle deviazioni di test.

Fault Simulation e Fault Injection:

si pone un singolo nodo ad un certo valore e si verifica che le reti di test ricevano questo errore.

Sono necessarie  $2N + 1$  simulazioni:

- $2N$  per i nodi
- $1$  per la fault free.

I tempi impiegati per le simulazioni sono inaccettabili.


invece di fare un fault simulation esaustiva fanno un fault simulation statistica.

Un nodo, per essere verificabile, deve essere OSSERVABILE (il suo stato inferenza il valore dell'uscita) e CONTROLLABILE (stato inferenzato dal valore dell'ingresso).

un nodo è controllabile se è osservabile e controllabile.

Render un nodo osservabile:

es.



Perché X sia osservabile è necessario che:

$$A \neq 1$$


$$B \neq \emptyset$$

$\leftarrow$  Condizioni di sensibilizzazione del cammino  $X \rightarrow Y$

Sono necessari ingressi che attivino le condizioni di sensibilità.

A tal punto è necessario controllare il modo.

esempio:



Individuare stack -  $a = \phi$  in  $k$ .

1) OSSERVARE  $k$

- $k = \phi$ ,  $b = \phi$   $c = x$
- $k = \phi$ ,  $b = x$   $c = \phi$

2) CONTROLLARE  $k$

$k = 1$

- $a = 1$ ,  $c = \phi$

Condizioni ingressi:

$$\left\{ \begin{array}{ll} a = 1 & 1 \quad 1 \\ b = x & 1 \quad 0 \\ c = \phi & 0 \quad 0 \end{array} \right. \text{verifichiamo anzitutto stack - } a = \phi \text{ in } k.$$

ATPG: Automatic Test Pattern Generator

→ Soluzioni progettuali automatiche che producono i migliori set di test.

È necessario utilizzare tecniche di progetto orientati verso DFT (Design for Testability).


13/12/2017

## Design for Testability

Hanno lo scopo di rendere tutti i nodi osservabili in maniera semplice.

- Tecniche ad hoc;
- tecnica strutturata;


es. Contatore N-bit



È una struttura difficilmente controllabile.

→ Richiede molti cicli di test:  $2N$ .

- una soluzione è l'interruzione della catena di conteggio.



$T_1$ : test input


$T_c$ : test control

$T_o$ : test output

Con questa soluzione per controllare l'ultimo bit del contatore sono necessari  $2 \frac{N}{2}$  cicli.

C'è una modalità di test e una modalità di funzionamento a seconda del valore di  $T_c$ .


es. macchina in reazione



- DEGRADING ANELLO DI REAZIONE

Consente di portare facilmente le macchine in un certo stato.

## Tecniche strutturate




Le operazioni di caricare i registri con un pattern di segnali di clock e di avere accesso alle uscite delle vari RC.

## Tecnica dello Scan-Path


Si usa uno Scan FLIP FLOP :

SCAN FF



Si sostituiscono tutti i FF con gli SCAN FF, che in modalità di funzionamento non usano la funzionalità del sistema.

Analizziamo uno dei registratori del sistema



In condizioni  $T_c = 1$  questa struttura è un grande registro a scorrimento. In  $N$  cicli di clock in modalità di test riesce a caricare i registratori con valore desiderato.

Facciamo funzionare gli SCAN FF per 1 ciclo in modalità di funzionamento i registratori memorizzano tutte le uscite delle reti combinatorie.

Applicando  $N$  cicli di clock in modalità test riesce a far scattare le risultanti verso l'uscita  $T_o$  del sistema.

Ho applicato un test pattern ai registratori ed ho misurato il valore delle uscite

valore AC.

Per considerare un test pattern come necessario  
 $2N+1$  copie di clock.

→ in realtà sono sufficienti  $N+1$  copie di clock:  
durante lo stabilimento, passo di nuovo  
caricare i registri.

I PIN accessibili dall'esterno per poter pilotare  
questo registro e stabilimento si chiamano  
JTAG.