

PROGETTAZIONE DI SISTEMI DIGITALI

[Fotocopie di Appunti PARTE 1]

A CURA DI ALESSANDRO PAGHI

PROFESSORE: Roberto Saletti (<http://unimap.unipi.it/cercapersone/dettaglio.php?ri=5663&template=dettaglio.tpl>)

LINK AL CORSO ANNO 2017/2018: <http://unimap.unipi.it/registri/dettregistriNEW.php?re=2087614::::&ri=8145>

FREQUENTAZIONE: Consigliata.


Roberto Sacconi

25/09/2017

Libro: Digital Design: Principles & Practice
Wakerley

Usi della Logica Digitale:

- Numeri logiche → Applicazioni di controllo
- Rappresentazione di numeri → Applicazioni di calcolo



Progettazione di un sistema digitale:

- Analisi delle Specifiche;
- Sintesi del Progetto;
- Implementazione del Progetto;

Il partizionamento del progetto consente di definire una gerarchia dell'architettura proposta specificando le funzioni da svolgere.

La soluzione tecnologica scelta influenza pesantemente le scelte progettuali.

Soluzioni tecnologiche per la costruzione di un sistema digitale:

- Componentistica discreta:
 - la soluzione proposta è una soluzione estremamente rigida.
- Componentistica programmabile:
 - la soluzione proposta è estremamente flessibile.
- ASIC

- Prestazioni elevate ma alta richiesta
- Circuiti General Purpose (μC , μP , DSP):
- Soluzione estremamente flessibile ma non ottimizzata dal punto di vista delle prestazioni.

26/09/2017


Il progettista ha il compito di convertire le specifiche progettuali in primitive logiche.

CAD

Ne abbiamo a disposizione di due tipi:

- 1) Strumenti di sintesi: aiuta il progettista ad implementare e spagciare la gerarchia verso il basso → Capacità di sintetizzare la gerarchia
- 2) Strumenti di verifica: controlla la validità della sintesi effettuata. (simulatore)

Flusso Progettuale per la realizzazione di un sistema digitale



Design Entry: Descrizione progetto in termini di funzionalità ed architettura.

→ In questa fase il progetto potrebbe essere technology independent

Design Processing: Traduzione della funzionalità in primitive e connessioni tra le stesse → Ho sintetizzato la struttura.

System Mapping: Trasferimento delle sintesi
su alicui.

Design Verification: Fase in cui si analizza se
le specifiche sono state rispettate.

Design Entry, composta da:


- Schematic Entry: descrizione schematica.
- Text Entry: descrizione testuale.
→ consente di effettuare una descrizione
comportamentale e non strutturata.

Al termine del Design Processing otteniamo
una netlist.

Simulatori

Traduciamo il sistema fisico in un modello.
Stimoliamo il modello con degli ingressi
e mostriamo le uscite.


Il progettista poi si occupa di verificare la
validità di quei risultati.




- Simulatore elettrico: analizza fedelmente
le risposte elettriche del sistema.
- Simulatore logico: traduce i segnali
elettrici in segnali logici semplificando
la simulazione.

Per circuiti complessi il simulatore logico
consente di ottenere un risultato esteso, il
il simulatore elettrico non è "praticamente"
utilizzabile.

Simulazioni logiche funzionali: Hanno
l'obiettivo di verificare il corretto funzionamento
del sistema trascurando ogni effetto timing.



- Simulazione elettrica
- Simulazione logica
- Simulazione logica funzionale
($t_{PLH} = t_{PLH} = \phi$)




Aziende di interesse per questo corso:

- Xilinx
- Altera (Acquisita da Intel)

HDL - Verilog

lingua per fare descrizione e simulazione di un circuito digitale.

Unità base di descrizione Verilog: file che descrive un module.



xxx.v :

Parte di dichiarazione

Parte di descrizione

I moduli possono essere organizzati gerarchicamente.

Sintassi del file xxx.v:

module nome_module (lista di modi i/o)

input nomi_modi_1;

output nomi_modi_0;

ulteriori dichiarazioni come modi interni (...)

```
[ descrizione ]
```

```
endmodule
```

```
// commento
```

```
/*
```

```
*/ commento
```

Il linguaggio è Key sensitive
ABC diverso da abc

Che nomi può assumere una variabile?

$\phi, 1, 2, x$
↑ ↑
costa incognita
impedimento

Variabili di tipo:

- Wire (nodi interni)
- reg (unite register, unificate all'interno dei circuiti procedurali)
- integer

reg a, b, c; // numeri interni al modulo
una sum, prod;

integer x, y; // numeri a 32 bit

23/09/2017

input porta 1;
output porta 0;
inout porta 1-0;

Variabili Vettoriali:

reg [7:0] a; // a è un vettore a 8 bit
[MSB:LSB]

a[i] consente di accedere al primo componente.

reg [0:7] b; // b è un vettore con organizzazione
di bit in senso opposto

reg [15:0] word;

word [15:8] → sono gli 8 bit più significativi

word [7:0] → " " " " meno "

Operatore di concatenazione:

reg a, b, c, d;

{a, b, c, d} è un vettore a 4 bit
↑ ↑
MSB LSB

Rappresentazione dei numeri:

n : # di bit

m : # di bit su cui viene rappresentato il numero

b : base

xxx : cifra del numero

$4'b1001$

b : bit

$4bit : 9$

h : hex

$16'hF01A$

d : decimal

o : octale

$4'd9$

Keywords per definire costanti:

parameter msb = 15;

reg [msb : 0] a;

Operatori Booleani:

$\&$ and

$|$ or

$\sim$ not

$\wedge$ xor

nei casi di vettori, l'operazione viene

fatta bit a bit

$[0101] \& [1100] = [0100]$

Operatori Aritmetici:

$+$ somma

$-$ sottrazione

$*$ moltiplicazione

$/$ divisione

$\rightarrow$ bisogna comunque ricordarsi

che i risultati vanno a intero

intero!

(DESCRIZIONE $\neq$ PROGRAMMATICHE)

U.B: divisione per due è solo uno shift verso dx.

I numeri in automatico sono:

UNSIGNED (senza segno solo positive)

Per dichiarare numeri SIGNED:

reg signed [7:0] a; // valida la regola del complemento a 2

8' b s 11111111 vero $\rightarrow$ 1 s: signed
 8' b 11111111 vero 255

$$A = \{a_{m-1}, a_{m-2}, \dots, a_1, a_0\}$$

$$A_{\text{UNS}} = a_{m-1} 2^{m-1} + a_{m-2} 2^{m-2} + \dots + a_1 2^1 + a_0 2^0$$

$$A_{\text{SIGN}} = -a_{m-1} 2^{m-1} + a_{m-2} 2^{m-2} + \dots + a_1 2^1 + a_0 2^0$$

$$\begin{aligned} |A| &= A = a_{m-1} 2^{m-1} - a_{m-2} 2^{m-2} - \dots - 2a_1 - a_0 = \\ &= (2^{m-2} + 2^{m-3} + \dots + 2^1 + 1 + 1) - a_{m-2} 2^{m-2} - \dots - 2a_1 - a_0 = \\ &= (1 - a_{m-2}) 2^{m-2} + (1 - a_{m-3}) 2^{m-3} + \dots + (1 - a_1) 2^1 + (1 - a_0) + 1 \end{aligned}$$

$$1 - a_i = \bar{a}_i$$

$$\begin{aligned} |A| &= \bar{a}_{m-2} 2^{m-2} + \bar{a}_{m-3} 2^{m-3} + \dots + \bar{a}_1 2^1 + \bar{a}_0 + 1 \\ &= \bar{A} + 1 \end{aligned}$$

Estensione di segno:

unsigned: estendo ϕ

Signed: estendo MSB

28/08/2017

Operatori Logici

& AND

|| OR

! NOT

=

>

<

>

<

!=

1'b0 indica se falso

2'b00 indica se falso

:

1'b1 indica se vero

e qualunque altro numero

diverso da ϕ indica se vero.

In una gerarchia multi-bit operatori logici non lavorano bit per bit come gli operatori booleani.

4'b0100 & 4'b1011 $\rightarrow$ 4'b0000 FALSO

4'b0100 || 4'b1011 $\rightarrow$ VERO

~ e ! applicati su singolo bit è lo stesso ma su multi bit no.

$\sim 3'b010 \rightarrow 3'b101$

$!3'b010 \rightarrow \text{FALSO}$

$\sim 1'b0 \rightarrow 1'b1$

$!1'b0 \rightarrow \text{VERO}$


Operatore Condizionale ?

È l'equivalente di if in C.

$(\text{espressione}) ? (\text{es_vero}) : (\text{es_falso})$

$(a == 1) ? (x) : (y)$

È chiaramente un MUX



Descrizione Logica:

Le istruzioni sono valutate in maniera concorrente e non sequenziale.

Tipologie di istruzioni all'interno della descrizione:

- 1) Chiamata elementi di libreria $\rightarrow \text{and, or, not, xnor, nand, xor, xnor, and (out, in1, in2, ...)}$
- 2) Assegnazioni continue
- 3) Always always: blocchi che descrivono il comportamento di una rete in cui è possibile assegnare valori ai reg e che lavorano in regime sequenziale.


Tipologie di descrizione:

- 1) Descrizione Architetturale: si istanziano istanze di blocchi esistenti già progettati e si collegano le porte.


Si istanzia dalla libreria il modulo:

tipo, assemento nome istanza (lista porte I/O)

and pippo (out, in1, in2, ...)



```
and u1 (out, a, b, c);
```



```

module logic1 (a, b, c, y1, y2)
  input a, b, c;
  output y1, y2;

  and u1 (y1, a, b);
  or u2 (y2, y1, c);
end module

```

Y sono uscite e sono dichiarate automaticamente come uscite.

Se Y1 non è un'uscita e viene eliminato come modo di uscita:

```

module logic2 (a, b, c, y2)
  input a, b, c;
  output y2;
  wire int-mode;
  and u1 (int-mode, a, b);
  or u2 (y2, int-mode, c);
end module

```

Richiamare un module nel momento in cui non succede d'ordine degli argomenti da richiamare:

```

tipo del nome-istanza (.in(nome-modo), out(nome-modo),
..., clk(clock));

```


es.

```

myreg reg1 (.clk(clock), d(in1), q(out1));
myreg reg2 (.clk(clock), d(in2), q(out2));

```

Così ho specificato la parte di memoria.



2) Descrizione comportamentale

Assignment Continuous:

assign nome-nodo = espressione;

assign y = a b;

assign y1 = a & b

assign lavora solo su wire non su reg!

lavora sempre in concorrenza

Block Always:

Insieme di istruzioni procedurali eseguite sequenzialmente

Sono ottimi per descrivere reti combinatorie e sequenziali.

always @ (lista-sensibilità) istruzione ;

↑
input
output
wire
reg
integer

always @ (lista-sensibilità)

begin

... istruzioni sequenziali.

end

reg è una variabile assegnata all'interno di always

Se lista-sensibilità = * consente di eliminare la lista:

always @ (a, b) y = a + b ;
always @ (*) y = a + b ;

all'interno di always si usa reg ed
integer

All'interno dei blocchi always gli assegnamenti
non fanno nulla a che vedere con
assegnazioni continue.

Tipi di assegnazioni in blocchi always:

- = blocking assignment : si sapeva che la variabile
assegnata assume immediatamente il valore: $y = a + b$;
- <= non blocking assignment: $y <= a + b$; l'esecuzione
di questa istruzione non blocca la sequenzialità.
Il valore $y = a + b$ viene assunto al termine del
blocco always.

a = 0;
b = 0;

y = a + b

// qui y = 0

a = 1;
b = 1;

y <= a + b;

// qui $y \neq 0$ ha il valore precedente
a = 1;

→ alla fine $y = 0$ per via che al
tempo era $a = 0$ e $b = 0$.

<= viene nel progetto di macchine sequenziali.
Ci rappresenta funzione di tipo sequenziali.

Lo stato è calcolato coi vecchi valori e
pronto per essere utilizzato al nuovo ciclo
di clock, ma adesso si trova con lo stato
precedente.

= lo usa per blocchi combinatori.

N.B.: Blocchi always sequenziali: ma più blocchi
always lavorano in maniera concorrente.

Definizione della descrizione comportamentale:

è una descrizione non una programmazione.

= logica combinatoria

= logica sequenziale

non mescola le due cose all'interno dello stesso blocco always

non intercala la logica nat. in due blocchi: always diversi

Fonte di errore:

Caso in cui una variabile non viene assegnata durante l'esecuzione di un blocco always

Supponiamo un assegnamento condizionato:

nel caso in cui si verifica una condizione la variabile viene assegnata mentre se avviene un'altro condizione la variabile non viene assegnata.

Esempio: la variabile viene assegnata →
poi da un valore

la variabile non viene assegnata →
non si fa combinate e quindi non
la viene combinate → non la
viene combinate e quindi la devo
tenere memorizzata → la devo tenere
memorizzata e quindi inserisco un
latch nella struttura.

02/10/2017

Rete combinatoria che restituisce vero se il
vettore è composto da tutti 1 o tutti 0:

```
module exor4 (in, y)
  input [3:0] in;
  output y;
  reg y;
  always @ (in)
    y = (in[3] & in[2] & in[1] & in[0]) | (~ in[3] & ~ in[2] &
      ~ in[1] & ~ in[0]);
end module
```

```
module exor4 (in, y)
  input [3:0] in;
  output y;
  reg y, see_0, see_1; ← veduta di y, see_0 o
  always @ (in)         see_1 dentro exor4
  begin
    see_0 = ~ in[3] & ~ in[2] & ~ in[1] & ~ in[0];
    see_1 = in[3] & in[2] & in[1] & in[0];
    y = see_0 | see_1;
  end
end module
```

```
module exor4 (in, y)
  input [3:0] in;
  output y; reg y; ← y deve essere presente perché
  always @ (in)     deve uscire come out
  begin: mylock
    reg see_0, see_1; ← veduta di y, see_0 e
    see_0 = ...;      see_1 solo dentro
    see_1 = ...;      mylock
    y = see_0 | see_1;
  end
end module
```

Costrutti del Verilog :

if)

- if (condizione) istruzione ;

- if (condizione)

begin

// istruzioni

end

- if (condizione) istruzione

else istruzione

- if (condizione)

begin

// istruzioni

end

else

begin

// istruzioni

end

N.B: Tutte le variabili in gioco devono essere assegnate in tutte le possibili condizioni.

Case)

- case (espressione)

lista valori : istruzione ;

lista valori : istruzione ;

lista valori :

begin

istruzioni ;

end

default : istruzione ;

end case

multiplexer ad 8 bit con 4 ingressi

module mymux (a, b, c, d, y, sel)

input [7:0] a, b, c, d;

output [7:0] y;

input [1:0] sel;

reg [7:0] y;

always @ (a, b, c, d, sel)

case (sel)

2'b00: y = a;

2'b01: y = b;

2'b10: y = c;

2'b11: y = d;

default: y = 8'bxx;

endcase;

endmodule

N.B. Per usare sempre per switchare latch ingeziti e
assegnare tutte le variabili all'inizio del blocco
always.

for

Servono per ripetere più volte un pezzo di descrizione.

for (loop_index = 1st value, until condition or flag,
next loop index)

for (i = 3, i ≤ 255, i = i + 2)

valutazione i;

i variabile dichiarata di tipo integer.

altri costrutti: while.

Come descrivere reti sequenziali:

Quale rete valutiamo gli ingressi, un corrisponde,
ma di un fronte di clock.

La rete si occupa a tal punto di generare
nuovi stati e nuove uscite.

Selezionare una rete sequenziale:

always @ (posedge clock)

negedge clock

03/10/2017

GATE ELEMENTARI

Rappresentano le funzioni logiche elementari:



$$Y = A \cdot B = \overline{\overline{A + B}}$$

↑
Teorema di De Morgan





Usare nomi di segnali significativi.

Livello di attivit  di un segnale:

→ attivo su livello alto

→ attivo su livello basso

Il livello schematico  sempre importante riuscire a distinguere:




$$GO_L \neq \overline{GO}$$

$$GO_L = \overline{\overline{GO}}$$

Elementi primitivi di logica combinatoria che si possono trovare all'interno di circuiti TTL:

Decoder (Decodificatore)

Rete combinatoria che traduce un codice di m bit in un codice a m bit, con $m > n$.




nel decodificatore binario $m = 2^n$.

In esso viene attivata una ed una sola linea di output per ogni valore di input.

$n = 5 \rightarrow$ stato output 5.

Decoder TTL 74138 : Dec 3 $\rightarrow$ 8 out attivo basso
con 3 enable




Quando anche uno dei G , $G2A$, $G2B$ è disattivato le uscite sono non attive.

$$Y_0 = Y_1 = \dots = Y_7 = 1$$

$\rightarrow$ Ho disattivato l'esecuzione della funzione decoder $\rightarrow$ non sto selezionando alcuna uscita.

Decoder TTL 74139 : Dec 2 $\rightarrow$ 4 (dual) con 1 enable
attivo basso.



```
module 74138 (Y_L, G1, G2A_L, G2B_L, A, B, C)
```

```
input G1, G2A_L, G2B_L, A, B, C;
```

```
output [7:0] Y_L;
```

```
wire [2:0] in;
```

```
assign in = {A, B, C};
```

```
reg [7:0] Y_L;
```

```
always @ (G1, G2A_L, G2B_L, in)
```

```
begin
```

```
if (G1 & ~G2A_L & ~G2B_L)
```

```
case (in)
```

```
3'b000: Y_L = 8'b11111110;
```

```
3'b001: Y_L = 8'b11111101;
```

```
...
```

```
3'b111: Y_L = 8'b01111111;
```

```
default: Y_L = 8'b11111111;
```

```
endcase
```

```
else
```

```
Y_L = 8'b11111111;
```

```
end
```

```
endmodule.
```

// Realizzazione con un circuito iterativo per

```
reg [7:0] Y_L;
```

```
integer J;
```

```
always @ (*)
```

```
begin
```

← manca controllo su sei enable.

```
Y_L = 8'b11111111
```

```
for (J=0, J<=7; J=J+1)
```

```
if (J==IN)
```


```
Y_L[J] = 1'b0;
```

```
end
```

```
endmodule
```

Supplemento di logica gestita in 4 → 16

Matrice due 74138 3 → 8




$X_3 = 1 \rightarrow 138-0$ off, $138-1$ on

$X_3 = 0 \rightarrow 138-0$ on, $138-1$ off

$G.L. \rightarrow$ enable generale

$G.L. = 1 \rightarrow 138-0, 138-1$ attive

Decodifica 5 → 32







Buffer

Sono a maggioranza le caratteristiche costruite di un sistema $\rightarrow$ tipicamente in output.

utilizzati per pilotare grossi carichi capacitivi.

Si usano Buffer Inverter



```
module BufferBuf (Y, A, CTRL)
```

```
input A, CTRL;
```


```
output Y;
```

```
assign Y = (CTRL) ? A : 1'bZ;
```

```
endmodule
```

d'usare di buffer 3-state è pericoloso: se non più
buffer per controllare se due segnali che non
sono mai attivi due o più insieme. Invece
se non può rimanere costante (tutti i
buffer off) perché può assumere valore
imprevedibile.


Comunicazione tra due BUS:



Bus Transceiver 74245

74245


Controllo Bus ad 8 bit



A_i, B_i sono pin
identificabili.

$G-L = H$ Bus separati $\rightarrow A \neq B \rightarrow Z$

$G-L = L$: la seconda del DIR $A = B$ o $B = A$
(DIR = 0) (DIR = 1)
 $B \rightarrow A$ $A \rightarrow B$



module 74245 (A, B, DIR, G-L)

input DIR, G-L;


inout [7:0] A, B;

assign A = (~G-L & ~DIR) ? B : 8'bZ;

assign B = (~G-L & DIR) ? A : 8'bZ;

endmodule

Encoder (Encoder)



Encoder esterno: $m = 2^m$

La seconda delle linee selezionate in input
d'uscita fornisce un codice.

In input 2^m possibili combinazioni.

ma queste due sono solamente 2^m
($\neq$ tutta l'area e tutte le porte logiche)


Combinazioni vietate: $2^{2^m} - 2^m$

Priority Encoder

Sono codificatori con priorità

04/10/2017

Codificatore binario




abbiamo $(2^2 - 2^m)$ input

invalidi.

soluzione: utilizzare priorità.

Priority Encoder 74148 (TTL)



Priorità:

$P_{17} > P_{16} > \dots > P_{14} > P_{10}$

Se $G5-L$ è vero

significa che c'è

almeno una attività.


$E0$: Enable out

$E1$: Enable in

$G5 = E1$ & almeno un I.


$E0 = E1$ & nessun I.

Encoder a 16 bit



multiplexer (mux)

Indirizzare una tra tante linee in input in output



n ingressi

1 uscita

a segnali di selezione

$\rightarrow a = \lceil \log_2 n \rceil$

Mux meccanico: bidirezionale

Mux elettronico: unidirezionale

TTL 74151


Mux ad 8 ingressi ed 1 linea con y e $\bar{y}$ ed $\bar{en}$

TTL 74153

Mux 4 a 1 duale


TTL 74154

Mux 2 a 1 quad



Costituzione di un 32 a 1


$a = 5$



Conversione di un $MUX 32 \rightarrow 1$, metodo

09/10/2017

alternativo:



Demultiplexore

→ non è altro che demux messo all'inverso TTL.

Il demux come comandamenti decoder.

TTL 74139

G-L	A	B	$Y0-L$	$Y1-L$	$Y2-L$	$Y3-L$
1	X	X	1	1	1	1
0	0	0	0	1	1	1
0	0	1	1	0	1	1
0	1	0	1	1	0	1
0	1	1	1	1	1	0

Analizziamo la configurazione ϕ

$A = \phi$, $B = \phi$

$G-L = 1 \rightarrow Y0-L = 1$

$G-L = \phi \rightarrow Y0-L = \phi$


$$A = \emptyset, B = 1$$

$$G_L = 1 \rightarrow Y_{1-L} = 1$$

$$G_L = \emptyset \rightarrow Y_{1-L} = \emptyset$$

etc...

Funzione del Demux:




Se si introduce l'ingresso del demux sull'uscita di un decoder, l'uscita è esattamente la demultiplicazione di questo.

ingresso. Tale ingresso introdotto sull'uscita di un decoder lo ritorna esattamente come uscita della linea decodificata. Decoder e demux hanno la stessa funzione logica.

Le stesse tecniche di espansione di un decoder sono tecniche di espansione di un demux.

Porta logica XOR




IN1	IN2	OUT = IN1 ⊕ IN2
0	0	0
0	1	1
1	0	1
1	1	0

Usata in maniera esclusiva consente di valutare il numero di 1 in una parola.

Può valutare se il numero di 1 è pari o dispari.

Una cascata di XOR esegue la stessa funzione di un albero di XOR.



Nota esclusivament propagazione.

Il bit di parità di un dato è un bit di ridondanza aggiunto durante la trasmissione di una parola.

Comente di ricomposizione la ridondanza o meno di una parola.

ODD PARITY

numero di 1 dispari
nella parola.

0 1 1 0 0 1
ODD

EVEN PARITY

numero di 1 pari nella
parola.


0 1 1 0 0 0
EVEN

Fornisce un primo e semplice metodo per rilevare la presenza o meno di errore.

In termini di costo non richiede aumento di performance accessorie.

Le strutture a XOR sono perfette per rilevare questo compito.

TTL74280 Parity Checker/Generator



Se lo uso come generator: $IN [7:0] = A:H$
 $I = 0$

Trasmetto $IN [7:0] + EVEN$ oppure $IN [7:0] + ODD$

Se lo uso come checker

$in [B:0] = A:1$

ODD ed EVEN mi servono perché a 9 bit

costruzione in Verilog:

```
module F4280 (ODD, EVEN, in)
```

```
input [8:1] in;
```

```
output ODD, EVEN;
```

```
reg ODD, EVEN, p;
```

```
integer j;
```

```
always @ (in)
```

```
begin
```

```
  p = 1'b0;
```

```
  for (j = 1, j <= 9, j = j + 1)
```

```
    if (in[j]) : p = ~p;
```

```
    else p = p;
```

```
  ODD = ~p;
```

```
  EVEN = p;
```

```
end
```

```
endmodule
```


La porta XOR mi consente di capire se due bit sono
uguali tra loro.

→ Funzione comparatore.


Comparatori:

- uguaglianza;
- maggiore o minore;

Comparatore di uguaglianza




Comparatore di maggioranza / minoranza



Becca Base

EN-IN	A _i	B _i	A > B	A = B	A < B
0	x	x	0	0	0
1	1	0	1	0	0
1	0	1	0	0	1
1	0	0	0	1	0
1	1	1	0	1	0

Per la confronto fra due parole ad n bit




Un altro modo è effettuare $A - B$ e controllare il segno del risultato (valore MSB).

autonomia dell'operazione $+$, $*$, $\div$ che assume un significato univoco alla traduzione logica utilizzata.

Elementi Base di Logica Sequenziale:

- **FLIP FLOP**: elemento analitico che ingloba un intervallo prossimo al fronte di un segnale di controllo ed uscite relative ad un prossimo fronte del segnale di controllo.
- **LATCH**: elemento analitico che ingloba un prossimo di un segnale di controllo ed uscite relative durante le sue transizioni.

LATCH SR




Se da $S=1$, $R=1$ passiamo a $S=0$, $R=0$ non sappiamo che stato assumerà Q e $Q-1$!





LATCH SR CON ENABLE

10/10/2019




$$S' = S \cdot EN$$

$$R' = R \cdot EN$$




Glitch: commutazione spuria

LATCH D CON ENABLE




Consente di memorizzare la valore D nel momento in cui EN viene disabilitato.

→ l'istante di memorizzazione è l'istante di disabilitazione.




N.B.: il latch quando viene disabilitato, l'ingresso compare in uscita.

Simbolo equivalente




È lo stesso dato con cui costruire un FLIP FLOP

FLIP FLOP POSITIVE EDGE TRIGGERED DI TIPO D



È un oggetto sensibile a D solo alla fronte $\uparrow$ del CLK. L'uscita nasce solo alla fronte $\uparrow$ del CLK.




P.N : Resetta indipendentemente da D ($Q = 0$)

S.N : Resetta indipendentemente da D ($Q = 1$)

È conosciuta anche come Flip Flop campionatore.

Temporizzazione del segnale in ingresso:

→ segnale D stabile un po' prima ed un po' dopo il fronte di salita del clock.



$t_{su} : t_{setup}$

$t_H : t_{hold}$



Reset e Pre-set:

- Asimmetrico: effetto avviene immediatamente.
- Simmetrico: effetto avviene alla presenza del primo fronte zero/uno.

Verilog:

```
module my_dff (Q, D, CLK)
  input CLK, D;
  output Q;
  reg Q;
  always @ (posedge CLK)
    Q <= D;
endmodule
```

FLIP FLOP SR POSITIVE LEVEL SENSE




non c'è un trigger, quindi il 2° stato di Q' e Q-L memorizza uno stato statico.

Da resetti la FlipFlop non è esp. triggered ma anche anche.


È possibile a tutto lo stesso dato di CLK.

È necessario un CLK a impulsi.



FLIP FLOP JK POSITIVE LEVEL SENSE

È un Flip Flop SR che risolve problemi nel caso di $S = 1, R = 1$



$$S = J \cdot Q_{-1}$$


$$R = K \cdot Q$$

J	K	S	R	Q
0	0	0	0	Q
0	1	0	Q	0
1	0	Q ₋₁	0	1
1	1	Q ₋₁	Q	Q

N.B.: Questo è ancora un dispositivo ~~asincrono~~ asincrono, non è pronto
 → il dispositivo è sensibile ai glitch sul
 livello alto di clk.

FLIP FLOP JK POSITIVE EDGE TRIGGERED

uso del Flip Flop D




$$D = J \cdot Q_{-1} + \bar{K} \cdot Q$$

J	K	D	Q
0	0	Q	Q
0	1	0	0
1	0	Q ₋₁ + Q = 1	1
1	1	Q ₋₁	Q ₋₁


Questo è un
 dispositivo ~~asincrono~~ asincrono
 ed è pronto f di clk.

FLIP FLOP TOGGLE (FLIP FLOP T)

Ha la funzione di cambiare di stato in presenza del segnale di Toggle.



CASE 1



CASE 2

$$T = 1 \quad Q \leftarrow \sim Q$$

$$T = 0 \quad Q \leftarrow Q$$


Chiamato anche FLIP FLOP contatore : è la base di un contatore.

Una primitiva sequenziale serve a costruire una rete sequenziale.

Utilizzare una primitiva sequenziale per mantenere memorizzati gli stati di macchine a stati finiti (FSM)

FSM (FINITE STATE MACHINE)


Sono macchine che funzionano uscite in funzione di ingressi e stati



Modello di Moore


Uscite dipendono solo dagli stati correnti

R.E. : Rete Combinatoria



Modello di Mealy

Qui le uscite dipendono da stati ed ingressi correnti. C'è un percorso trasparente tra IN ed OUT.



Uscite determinate da stati esistenti ed ingressi precedenti.

Per la realizzazione di una FSM è necessario: il numero di stati e la loro codifica, mappa map. di stati, una tab. di uscita (RC) di transizione dagli stati e una di transizione dalle uscite.

Una macchina a stati finiti che ha n stati, sono necessarie s variabili di stato e quindi:

n stati

$$s = \lceil \log_2 n \rceil$$

Se $2^s > n$, ci sono $2^s - n$ stati non definiti
 → si sintetizza la rete non considerando questi stati. È la codifica a minimo costo.

Se per un dato ingresso mi trovo in uno stato indefinito non ho continuità della macchina
 → è possibile che nessuna combinazione degli input faccia uscire la macchina da questo stato (DEAD LOCK)

Con la sintesi a minimo costo non garantisco la sicurezza.

Una sintesi a minimo costo, però cura di ciò che accade negli stati non definiti → è necessario definirli!

Devo prevedere un'uscita sicura dagli stati non definiti.

Il massimo di stato codifica ridondanti:

m stati ed n variabili di stato

Codifica one-hot:

$m=4$

	s_3	s_2	s_1	s_0
S : stati				
s_0	0	0	0	1
s_1	0	0	1	0
s_2	0	1	0	0
s_3	1	0	0	0

Potenziale vantaggio:

Durante la transizione stato $\rightarrow$ stato la
combinazione è veramente semplice.

es: $s_2 \rightarrow s_1$ $s_2 = 1 \rightarrow \emptyset$ $s_1 = \emptyset \rightarrow 1$

La logica combinatoria che varia gli stati è molto
semplificata.

È però aumentata la logica necessaria per
costruire le variabili di stato.

Stato iniziale

Soltanto si riporta tutte le variabili di stato
a $\emptyset$

Codifica one-hot diventa codifica quasi one-hot


	s_3	s_2	s_1	s_0
S_0	0	0	0	0
S_1	0	0	0	1
S_2	0	0	1	0
S_3	0	1	0	0
S_4	1	0	0	0

RESET

Consente di riportare il sistema in uno stato noto.
All'accensione del sistema il segnale di reset
consente di definire lo stato iniziale del sistema
logico progettato.


Power-on Reset (PoR)

Circuito che quando $V_{cc}(t) \uparrow$ resettisce gli
elementi di logica sequenziale.




PROGETTAZIONE DI UNA FSM

si tratta di una progettazione gerarchica.



L'astrazione di una
macchina esistente
richiede un analogo

Facciamo riferimento al modello di Moore.




- 1) Criterio della memoria di stato : legge tra stato futuro e stato attuale.
- 2) Tabella di transizione di stato : legge tra stato attuale, ingresso e stato futuro.
- 3) Tabella di transizione dello uscita : legge tra stato attuale e uscita.

Stato attuale : Sreg
Stato futuro : Snext
always (posedge CLK)
Sreg <= Snext

Adesso mi piacerebbe dare un nome agli stati e codificarli in numeri di stato.

Lo codifico degli stati, in HDL, ora a monte di 1, nella parte di dichiarazione.

Parameter S0 = 3'b000,
INIT = 3'b001,
WAIT = 3'b010,
END = 3'b100;



il reset che dipende il cambiamento di stato
è un reset combinatorio

```
always @ ( Sreg, IN )
case ( Sreg )
  sp: if ( IN == 1 ) Snext = INIT;
      else Snext = sp;
  INIT: ...
endcase
```

```
always @ ( Sreg )
case ( Sreg )
  sp: out = 1'b0;
  INIT: out = 1'b1;
  WAIT: ...
endcase
```

Per una simulazione a
merito
sempre @ (Sreg, IN)

Transizione alla necessità di resettare da Fsk:

Reset sincrono atteso dato:

P.S. Sreg e Snext
definite come
reg.

```
always @ ( posedge clk )
if ( reset ) Sreg <= reset_state;
else Sreg <= Snext;
```

Reset asincrono atteso dato:

```
always @ ( posedge clock, posedge reset )
if ( reset ) Sreg <= reset_state;
else Sreg <= Snext;
```

REGISTRI

13/10/2017

È un insieme di latch o flip flop sincronizzati con lo stesso segnale di sincronizzazione.

Un registro è un elemento di memoria elementare.

Caratteristiche:

- tipologia registro;
- # bit;
- uscita bassa o alta impedenza.

Registro 16 bit con out 3 state (FF) con clock asimmetrico


```
module t0reg (Q, IN, CLK, OE_L, CLR_L)
    input CLK, OE_L, CLR_L;
    input [15:0] IN;
    output [15:0] Q;
    reg [15:0] IQ;
    always @ (posedge CLK, negedge CLR_L)
        if (CLR_L == 1'b0) IQ <= 16'b0;
        else IQ <= IN;
    assign Q = (OE_L)? 16'bZ : IQ;
endmodule
```

Questo appena descritto è un registro PIP0

Tipologie registro:

- PIP0
- SIP0
- SISO (Chiamato anche Shift Register)
- PISO

Struttura classica di un PISO:




CONTATORE

È una macchina a stati che percorre gli stati in maniera ciclica.


Se il numero di stati è esprimibile come 2^n e questi stati sono percorsi in maniera ordinata, si parla di CONTATORE BINARIO.

Un contatore può essere utilizzato per contare eventi.

Struttura: CONTATORE ASINCRONO



non c'è un unico segnale di clock



È una ciclicità nel percorrere gli stati

$$f_{Q0} = \frac{1}{2} f_{CLK}$$

$$f_{Q1} = \frac{1}{4} f_{CLK}$$

$$f_{Q2} = \frac{1}{8} f_{CLK}$$


Applicazione dei contatori:

- conteggio eventi
- divisione di frequenza

Adesso consideriamo la timing che effetto ha sulle uscite: *


La funzione di trasferimento diventa un po' più complicata, ma il conteggio è ancora lì!

Per risolvere questo problema si introduce una nuova architettura: CONTATORE SINCRONO CON ALPORTO PARALLELO.



$T_i: Q_{i-1}, Q_{i-2}, \dots, Q_0$


~~altra~~ Soluzione: CONTATORE SINCRONO CON ALPORTO SERIALE



$T_i: Q_{i-1}, T_{i-1}$

74163

Contatore Sincrono 4 porte parallele 2 enable
(contatore ed avanzatore) sincrono 4 bit







Figure 8-28 Logic diagram for the 74x163 synchronous 4-bit binary counter, including pin numbers for a standard 16-pin DIP package.



LD = 1 consente di caricare il contatore con un certo valore determinato da A B C D

Se contatore non abilitato mantiene lo stato



C	1A	Y
0	0	0
0	1	1
1	0	1
1	1	0




Per le varie stati di rete che si ripartono il parallelo.

ENP ed ENT entrambi alti per ottenere il dispositivo

RCO : Ripple Carry output

Estensione ad 8 bit:



Q3 Q2 Q1 Q0

0 0 0 0

0 0 0 1

0 0 1 0

0 0 1 1

0 1 0 0

0 1 0 1

0 1 1 0

0 1 1 1

1 0 0 0

1 0 0 1

1 0 1 0

1 0 1 1

1 1 0 0

1 1 0 1

1 1 1 0

1 1 1 1

Il contatore 2 conta una volta ogni 16 cicli del contatore 1.

ENP è un enable parallelo

RCO1: attiva ENT2 ogni 16 cicli.

$$RCO2 = Q_A \cdot Q_B \cdot Q_C \cdot Q_D \cdot ENT2$$

$$= Q_4 \cdot Q_5 \cdot Q_6 \cdot Q_7 \cdot ENT2$$

$$= Q_4 \cdot Q_5 \cdot Q_6 \cdot Q_7 \cdot Q_3 \cdot Q_2 \cdot Q_1 \cdot Q_0 \cdot ENT1$$

$$(ENT2 = RCO1)$$

Dal punto di vista Verilog:

le variabili di stato $Sreg$ si traducono in un'uscita $Count$, da cui risulta:

$$Count \leftarrow Count + 1;$$

Queste sono strutture di contatori di contanti modulo 2^m .


Per avere un conteggio modulo $\neq 2^m$.

Dopo aver trovato uno stato di uscita e in base a questo stato attivato la CLEAR del contatore.



18/10/2019

Esempio contatore mod. 11 con 74163


- 1) mi è sufficiente ricordare lo stato 1111 al posto di 1010:



QB	QC	QD	QA
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1
1	0	1	0
1	0	1	1
1	1	0	0
1	1	0	1
1	1	1	0
1	1	1	1




2)



3)

Contatore mod. 10 con $\delta = 50\%$ (δ : duty cycle)




Ricambio 14xx al posto di 1400.

In questi casi abbiamo sintetizzato la rete con codice a minimo costo

CONTATORI NON BINARI

RING COUNTER

Si parla di contatori ridondanti: numero di bit data non di stato superiore al numero di bit minimo necessario.



Configurazione iniziale:

1000

stato successivo:

0100

0010

0001


1000

n stati: n flip flop.

On base ad ogni stato un'uscita è data.

Se la config. iniziale è 0000 o 1111 il contatore non conta.

È un contatore semplice ma poco utilizzato. Tecniche per autocorreggere il comportamento del contatore:




$D_0 = \sim Q_0 \oplus \sim Q_1 \oplus \sim Q_2 \rightarrow$ recupera lo stato
0001

uso stato successivo R0: 1000

Questa soluzione autocorregge automaticamente il conteggio riportandolo a quello naturale.

JOHNSON COUNTER



Stato iniziale: 0000

0000
↙ 1000
↙ 1100
↙ 1110
↙ 1111
↙ 0111
↙ 0011
↙ 0001


2m stati : m flip flop

Vantaggi:

- doppio numero di stati rispetto a ring counter;
- stato iniziale 0000.

Alcuni contatori, opportunamente razionalizzati, riescono ad avere $2^n - 1$ stati con n flip flop.

LINEAR FEEDBACK SHIFT REGISTER




Programmazione di Hardware

20/10/2017

Dispositivo digitale con funzionalità definita post fabbricazione

Realizzare una funzione combinatoria programmabile.



Piano AND programmabile


PAL : Programmable Array Logic

È proprio la tecnica utilizzata nel caso precedente.


Limite :

- numero di ingressi definito
- numero di uscite logiche definito
- numero di ingressi dalla parte con multipli selezionabili estremamente elevato.

Simbolo di traduzione automatica per ridurre spazio nell'editor grafico :




Il collegamento programmabile è costruito tramite fusibile o tramite collegamento logico (come ai fa nelle memorie)



Con questa rete $P = A + \bar{A} + B + \bar{B} = \bar{A} \cdot A \cdot \bar{B} \cdot B$

Le word line in questo caso sono gli ingressi della rete.

Se si programma i FAMOS:




es: $P = A \cdot B$

È possibile aggiungere in parallelo numerosi Bit Line.

PAL BIPOLARI: Selezione con fusibili.

PAL MOS: Selezione con Famos.

Architettura Base di un dispositivo PAL



Limiti architettura:

- numero ingressi (es. 3)
- numero output (es. 2)
- numero di termini di prodotto che formano parte di ciascuna funzione OR (es. 3)

Da tutte le PAL c'è un piano AND programmabile ed un successivo piano fisso OR.

Un esempio considerato:

	B					
A \ B	0	0	1	1	1	0
0	0	1	0	1	0	0
1	0	1	0	1	0	0

Questa funzione è la paggure.
Per realizzarla avrei necessita di 4 termini di prodotto ma

necece cece considerata ne ho solo 3.

Soluzione:

- Se ho a disposizione un ingresso D, collego l'uscita partendo su D e utilizzo un multiplexe sece per il calcolo totale.
- Prendo una parte su una sece e una parte su un'altra sece e poi somma esternamente.

Se invece di un piano OR ho un piano NOR,
questo può essere utile.


es:
$$Y = \underset{\text{OR}}{A + B + C + D}$$
 dato avere 4 somme di
prodotti non disponibili
in quest'architettura

$$\underset{\text{NOR}}{Y} = \overline{A + B + C + D}$$

$$= \overline{A} \cdot \overline{B} \cdot \overline{C} \cdot \overline{D}$$

dato avere solo 1 somma
di prodotti!

Insieme generata in un'architettura PAL integrata



Quando usata è in mod. I:

- Rinuncia ad aut. per avere un notevole input
ed in questo caso si preferisce avere un'alta
impedenza.

Sfrutto il notevole ingresso in un'altra seic.

PAL XX □ YY


□ : H : Sintetizzata con OR


L : Sintetizzata con NOR

XX : max input

YY : max output

6-8
Diagram of
L16L8.





Può monitorare aut
in alta o bassa
impedenza.

PAL 16 L 8

- 2 out
- 6 in / out
- 10 in



numero di collegamenti programmabili:

$8 \times 8 = 64$ porte

$16 \times 2 = 32$ colonne

→ 2048 collegamenti programmabili

PAL per funzioni logiche sequenziali:



Calculus con una macchina di Moore

→ Moore calcolando con la rete di stato.

PAL 16 R 8

B usate : 2^B stati possibili

B ingressi (+ B ingressi in reazione)

$$(8 + 8) \times 2 = 32 \text{ colonne}$$

$$8 \times 8 = 64 \text{ righe}$$

→ 2048 celle programmabili
programmabili


PAL combinatorie o sequenziali

→ collegamento programmabile definito da logica
che tipo di architettura.

GAL (Generic Array Logic)

PAL XX V B (V: Variable)

} PAL combinatorie o
sequenziali




{ C = 1 Combinatoria
 { C = 0 Sequenziale


{ P = 1 L
 { P = 0 H

Eventualmente potrei pensare di configurare direttamente
da singole celle in modo da ottenere solo
combinatoria e non sequenziali come solo PAL.

Functional Logic Diagram for PALC22V10




Logic Block Diagram (PDIP/CDIP)



Pin Configuration


LCC/PLCC Top View



41 inputs and only a single output and down to 14 inputs outputs are possible. The 10 potential outputs are enabled product terms. Any output pin may be permanently se-

1	1	Combinatorial/Active HIGH
---	---	---------------------------

Macrocell



27/10/2017


PAL 22 V10

10 I/O


12 I (10 sono ingressi reazionati da I/O)

Questo dispositivo consente di configurare in maniera individuale ogni macrocella.

Qui per ogni funzione i termini di prodotto sono realizzabili: da 8 a 16.



10 Seice.



CLK è un segnale globale.

$(8 + 10 + 12 + 14 + 16) \cdot 2$: termini di prodotto complessivi
 $= 120$

10 termini di prodotto per il controllo di impedenza,
 1 per reset asincrono (AR) e 1 per preset sincrono (SP)
 $120 + 10 + 1 + 1 = 132$ sigle.

22,2 colonne (~~segnale~~ + ~~segnale~~ negato)
 $= 44$

$132 \cdot 44 = 5808$ elementi programmabili nel piano AND


2,10 colonne sigle per il controllo dei MUX

tot : 5828 elementi programmabili.

Analizziamo l'architettura in termini di tempo di propagazione :

Le PAL, per la stessa loro architettura, hanno ingressi ed uscite funzionalmente equivalenti, ovvero dovunque entra e dovunque esce la segnalazione non cambia sensibilmente. Il trasferimento su silicio non come vincoli alle prestazioni ottenibili.

PAL COMBINATORIA può essere vista come :




TPD : tempo tra variazione
 ingresso ed uscita
 stabile.

TPD ha significato se la PAL
 è realizzata in una singola
 passata : ovvero se sono
 sufficienti i termini di
 prodotto disponibili nel piano
 AND.

Altrimenti il tempo di propagazio-
 ne aumenta rispetto a quello
 minimo che si ottiene con TPD

PAL SEQUENZIALI più spesso vista come:




T_{su} : tempo mantenere IN stabile prima della variazione di CLK.

T_h : tempo mantenere IN stabile dopo la variazione di CLK.

T_{co} : ritardo tra variazione clock ed uscita stabile.


T_{cf} : ritardo tra variazione clock e ritorno alla ingresso stabile.

Prestazioni di una PAL sequenziale definite a priori.




PAL in modalità no feedback (combinatore)


Funzionamento corretto di un sistema digitale: ingressi stabili negli intervalli di SET UP e di HOLD.



$$f_{max} \text{ no feedback} = \frac{1}{T_{su} + T_h}$$




PAL in modalità feedback interno




$$T_{CLK} \geq T_{CF} + T_{SU}$$

$$f_{CLK} \text{ feedback interno} = \frac{1}{T_{CF} + T_{SU}}$$




PAL in modalità feedback esterno.

Chiusura a:



$$T_{CLK} \geq T_{CO} + T_{SU}$$



$$f_{CLK} \text{ feedback esterno} = \frac{1}{T_{CO} + T_{SU}}$$

Commercial Switching Characteristics PALCE22V10^[2,7]

Parameter	Description	22V10-5		22V10-7		22V10-10		22V10-15		22V10-25		Unit
		Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	
t_{PD}	Input to Output Propagation Delay ^[8]	3	5	3	7.5	3	10	3	15	3	25	ns
t_{EA}	Input to Output Enable Delay ^[9]		6		8		10		15		25	ns
t_{ER}	Input to Output Disable Delay ^[10]		6		8		10		15		25	ns
t_{CO}	Clock to Output Delay ^[8]	2	4	2	5	2	7	2	8	2	15	ns
t_{S1}	Input or Feedback Set-Up Time	3		5		6		10		15		ns
t_{S2}	Synchronous Preset Set-Up Time	4		6		7		10		15		ns
t_H	Input Hold Time	0		0		0		0		0		ns
t_P	External Clock Period ($t_{CO} + t_S$)	7		10		12		20		30		ns
t_{WH}	Clock Width HIGH ^[6]	2.5		3		3		6		13		ns
t_{WL}	Clock Width LOW ^[6]	2.5		3		3		6		13		ns
f_{MAX1}	External Maximum Frequency ($1/(t_{CO} + t_S)$) ^[11]	143		100		76.9		55.5		33.3		MHz
f_{MAX2}	Data Path Maximum Frequency ($1/(t_{WH} + t_{WL})$) ^[6, 12]	200		166		142		83.3		35.7		MHz
f_{MAX3}	Internal Feedback Maximum Frequency ($1/(t_{CF} + t_S)$) ^[6, 13]	181		133		111		68.9		38.5		MHz
t_{CF}	Register Clock to Feedback Input ^[6, 14]		2.5		2.5		3		4.5		13	ns
t_{AW}	Asynchronous Reset Width	8		8		10		15		25		ns
t_{AR}	Asynchronous Reset Recovery Time	4		5		6		10		25		ns
t_{AP}	Asynchronous Reset to Registered Output Delay		7.5		12		13		20		25	ns
t_{SPR}	Synchronous Preset Recovery Time	4		6		8		10		15		ns
t_{PR}	Power-Up Reset Time ^[6, 15]	1		1		1		1		1		μ s


Notes:

7. Part (a) of AC Test Loads and Waveforms is used for all parameters except t_{ER} and $t_{EA(+)}$. Part (b) of AC Test Loads and Waveforms is used for t_{ER} . Part (c) of AC Test Loads and Waveforms is used for $t_{EA(+)}$.
8. Min. times are tested initially and after any design or process changes that may affect these parameters.
9. The test load of part (a) of AC Test Loads and Waveforms is used for measuring $t_{EA(-)}$. The test load of part (c) of AC Test Loads and Waveforms is used for measuring $t_{EA(+)}$ only. Please see part (e) of AC Test Loads and Waveforms for enable and disable test waveforms and measurement reference levels.
10. This parameter is measured as the time after output disable input that the previous output data state remains stable on the output. This delay is measured to the point at which a previous HIGH level has fallen to 0.5 volts below V_{OH} min. or a previous LOW level has risen to 0.5 volts above V_{OL} max. Please see part (e) of AC Test Loads and Waveforms for enable and disable test waveforms and measurement reference levels.
11. This specification indicates the guaranteed maximum frequency at which a state machine configuration with external feedback can operate.
12. This specification indicates the guaranteed maximum frequency at which the device can operate in data path mode.
13. This specification indicates the guaranteed maximum frequency at which a state machine configuration with internal only feedback can operate.
14. This parameter is calculated from the clock period at f_{MAX3} internal ($1/f_{MAX3}$) as measured (see Note above) minus t_S .
15. The registers in the PALCE22V10 have been designed with the capability to reset during system power-up. Following power-up, all registers will be reset to a logic LOW state. The output state will depend on the polarity of the output buffer. This feature is useful in establishing state machine initialization. To insure proper operation, the rise in V_{CC} must be monotonic and the timing constraints depicted in Power-Up Reset Waveform must be satisfied.

Se considera $f_{MAX} = 1/(t_{H1} + t_{S2}) = 333 \text{ MHz} > f_{MAX2} = 200 \text{ MHz}$


$f_{MAX2} = 1/(t_{WH} + t_{WL})$: max frequenza alla quale
gli elementi logici interni possono
a funzionare.

Switching Waveforms



CE22V10-8


Power-Up Reset Waveform^[15]



CE22V10-9

Architettura di un sistema digitale generico:

Sistema digitale simonono di esempio.




Valutare le prestazioni di questo sistema:

è necessario valutare il percorso critico

Esaminare tutti i percorsi che entrano in ingresso di un flip flop con uscita di un altro flip flop precedente.

es:



$$T_{CLK} \leq T_{CO} + T_{PD} + T_{SU}$$

T_{PD} : tempo di propagazione del segnale nella logica $\rightarrow$ tempo che necessita a e b stabilire.

$$f_{CLK,RLR} = \frac{1}{T_{CO} + T_{PD} + T_{SU}} \quad \text{CRITICAL PATH}$$

Valuto tutti i percorsi e la velocità massima di esecuzione è data dalla logica RLR che ha il T_{PD} maggiore e tutti i flip-flop sono uguali.

In una PAL il T_{PD} è noto a priori in quanto l'architettura è già costruita; per un generico sistema digitale combinatorio T_{PD} va valutato.

03/11/2017

la seconda condizione da rispettare è data da tempo di Rise:

$$2) T_{co} + T_{pd} \geq T_H$$

→ Il dato in ingresso può cominciare a ricevere esclusivamente terminato il tempo di Rise T_H .

Diminuisce le due condizioni da rispettare per una RLR:

$$1) T_{clk} \geq T_{co} + T_{pd} + T_{su}$$

$$2) T_{co} + T_{pd} \geq T_H$$

Torniamo a discutere le architetture PAL:

La complessità circuitale di una PAL cresce quadraticamente col numero di linee → aumentano i gate ed aumentano i consumi.

Questo rappresenta in termini di costi introdotti e ritardi di propagazione.

L'aumento degli I/O produce un incremento esponenziale delle dimensioni dell'architettura.

L'evoluzione tecnologica si divide in architetture PAL-LIKE ed architetture ASIC-LIKE.


Componenti PAL-LIKE sono denominati come dispositivi PLD (programmable logic device) o CLB (Complex logic device).

Componenti ASIC-LIKE sono denominati come dispositivi FPGA (Field Programmable Gate Array).

L'idea di queste architetture è di aggiungere i limiti della PAL nell'espansione in termini di I/O, dando alla complessità circuitale eccessiva.


La prima idea è che non tutti i modi debbano essere obbligatoriamente interconnessi.

Connettività globale della PAL lascia il posto ad una connettività locale.



Questa idea raggiunge consistenza nel dispositivo MAX (Multiple Array Matrix)

All'interno di questa architettura convivono tante piccole PAL autonome con una classica I/O bus condivisa.



• Ricerca di connettività programmabile.

PiA : PROGRAMMABLE INTERCONNECT ARRAY


PAL indipendenti interconnesse da connessioni programmabili.

Ci sono elementi programmati per fare logica ed
elementi programmati per fare interconnesioni.

-> CONNETTIVITA' E LOGICA PROGRAMMABILE

FAMIGLIA MAX 5000

Rappresentazione di una SUCCE all'interno di un LAB.



3 termini di prodotto logici, 1 termine di potenza,
1 termine di prova ed 1 di costo, 1 termine di
accettazione dall'uscita

Nvantaggio della doppia reazione: a differenza della singola reazione nella PAL, essendo impostando $\pm/c = 0$ posso leggere il p.m come output ma comunque utilizzare la logica per elaborare l'informazione.

Questo grazie alle due reazioni separate.

Ritorno a realizzare Buxied Function: funzioni aperte.