

ARCHITETTURA DEI CALCOLATORI

[Esempi in Verilog]

A CURA DI ALESSANDRO PAGHI

PROFESSORE: Roberto Giorgi (<http://www3.diism.unisi.it/people/person.php?id=73&aa=2015>)


LINK AL CORSO ANNO 2015/2016:

<http://www3.diism.unisi.it/FAC/index.php?bodyinc=didattica/inc.insegnamento.php&id=55204&aa=2015>

FREQUENTAZIONE: Sconsigliata.

FORMATI ISTRUZIONI

rs : source register
 rt : second source register
 rd : destination register
 op : opcode
 $shamt$: shift amount
 $funct$: codice funzione



REGISTRI INT: 32 bit

REGISTRI FLOAT: 32 bit

REGISTRI SPECIALI: 32 bit

- PC
- HI
- LO
- EPC
- CAUSE
- STATUS
- BADVADDR

MEMORIA: 8 bit

PSEUDOISTRUZIONI:

lui \$1, 16bit-olti


=> la \$1, costante-32-bit

ori \$1, \$1, 16bit-lossi

ORDINAMENTO BYTE: ENDIANESS


- Big Endian: si indirizza più bassi i byte più significativi;
- Little Endian: si indirizza più bassi i byte meno significativi;

CONVENZIONE STACK: VERSO DI CRESCITA E SP



GROW DOWN

(MIPS)



GROW UP

SP next empty

• SP last free

(MIPS)


INDIRIZZAMENTO MIPS

1. Immediate Addressing




addi, andi, ...

2. Register Addressing




add, sub, ...

3. Base Addressing (Base + offset)




lw, sw


4. PC relative Addressing (Base + Index)



5. Pseudodirect Addressing



MEMORY LAYOUT



CHIAMATA DI FUNZIONE

OPERAZIONI CONNESSE

- 1) Eventuale salvataggio di registri da preservare;
 - 2) Preparazione parametri di ingresso;
 - 3) Chiamata alla funzione;
 - 4) Allocations del case-frame nello stack;
 - 5) Eventuali salvataggi vari;
 - 6) Eventuale inizializzazione di \$fp;
 - 7) Esecuzione codice della funzione;
 - 8) Preparazione parametri di uscita;
 - 9) Ripristino parametri salvati;
 - 10) Ritorno al codice chiamante;
 - 11) Eventuale ripristino dei vecchi valori;
 - 12) Uso dei valori di uscita dalla funzione;
- PRE-CHIAMATA
(dato chiamante)
- Toe myfun
- PROLOGO
(dato chiamato)
- CORPO
(dato chiamato)
- EPILOGO
(dato chiamato)
- Je \$ra
- POST-CHIAMATA
(dato chiamante)

COMPILAZIONE DI UN PROGRAMMA STRUTTURATO A MODULI

1) compilazione separata :

```
cc -c main1.c
```

```
cc -c funct.c
```

2) collegamento (LINKING) :

```
cc -o main.o funct.o
```

3) caricamento ed esecuzione

```
./main
```

ESERCIZIO ASSEMBLATORE A 2 PASSATE

`addi $18, $18, $0` $LC = 0$
`addi $19, $19, 0` $LC = 4$
`loop: add $4, $18, 0` $LC = 8$
`add $19, $19, $4` $LC = 12$
`add $18, $18, $19` $LC = 16$
`bne $18, $5, loop` $LC = 20$
`la $18, myvar` $LC = 24$

`...`
`etie1:` $LC = 1000$
`...`

`J etie1` $LC = 3000$
`...`

`myvar:` $LC = 7000$

1) SYMBOL TABLE (1)

SYMBOL	LC
loop	8
etie1	1000
myvar	7000

2) RELOCATION TABLE

LC	TYPE	SYMBOL
24	la	myvar
3000	J	etie1


SYMBOL TABLE (2)

SYMBOL	LC
etie1	1000
myvar	7000

Poiché `loop` è riferito ad una `bne`, `loop`, viene associato un:

$$\begin{aligned}
 \text{offset} &= \{ LC(\text{SYMBOL}) - [LC(\text{BNE}) + 4] \} / 4 \\
 &= \{ 8 - [20 + 4] \} / 4 = -4
 \end{aligned}$$

COSTRUZIONE DI UN BINARIO



HEADER
TEXT
DATA
RELOCATION
SYMBOL
DEBUGGING

ASSEMBLATORE A DUE PASSATE

- 1) Determinazione locazioni di memoria etichettate;
- 2) traduzione istruzioni in opcode;

determinazione # righe;

Sostituzione etichette con indirizzo del PC e produzione symbol table;

Creazione tabella di relocation;

SYMBOL TABLE

SYMBOL	LC
etich1	1000
etich2	7000

RELOCATION TABLE

LC	TIPO	SIMBOLO
24	la	etich1
3000	J	etich2

FLOATING POINT IEEE 754

Single Precision : 1bit segno
8bit esponente
23bit mantissa

Double Precision : 1bit segno
11bit esponente
52bit mantissa

NANES E INFIN

$+\infty$ = più piccolo numero rappresentabile maggiore di 1.

VALUTAZIONE DELLE PRESTAZIONI

PRESTAZIONI

$$P_x = \frac{1}{E_x}$$

E_x : tempo di esecuzione

SPEED UP

$$S_{xy} = \frac{P_x}{P_y}$$

: "X è S_{xy} volte più veloce di Y"

TEMPO TOTALE E DI CPU

T_d : tempo totale

T_{cpu} : tempo di CPU

$T_{cpu} = T_u + T_k$ con T_u : tempo di CPU relativo all'utente
 T_k : tempo di CPU relativo al kernel

Prestazioni sistema $\propto T_d$

Prestazioni CPU $\propto T_u$

$$T_{cpu} = C_{cpu} \cdot T_c$$

↑
Equazione delle
Prestazioni

$$\text{con } C_{cpu} = N_{cpu} \cdot \overline{CPI}$$

↑ ↑ ↑
cicli CPU # istruzioni # cicli per istruzione

$$T_c = \frac{1}{f_c}$$

↑
periodo di clock

$$\Rightarrow \overline{CPI} = \frac{C_{cpu}}{N_{cpu}}$$

LEGGE DI ANDAL

$$S = \frac{P_{DOPD}}{P_{PRIMA}} = \frac{T_{PRIMA}}{T_{DOPD}} = \frac{T_{PRIMA}}{\frac{T_{MIGLIOR}}{a} + T_{NON-MIGLIOR.}} = \frac{1}{\frac{p}{a} + (1-p)}$$

$$p = \frac{T_{MIGLIOR}}{T_{PRIMA}}$$

a : SPEED UP della parte migliorabile

COME VALUTARE Ncpu

- 1) Strumentazione Riscattata (sonda) che legge le istruzioni che si processano presa dalla memoria;
- 2) Contatori Hardware interni alla CPU che contano il numero di istruzioni;
- 3) Uso di un codice instrumentation: inserisco un registro per contare le istruzioni ed un registro per contare i cicli di ogni basic block;
- 4) Uso di simulatori (SPIM)

BENCHMARK

Programma campione che gli utenti operano sopra un comportamento simile ad un insieme di programmi abitualmente usati su un dato calcolatore (WORKLOAD).

Vantaggi di SPEC2000:

- Portabilità;
- Ampiamente usati;
- Contengono i miglioramenti;

Svantaggi:

- Poco rappresentativi

GESTIONE DI UN' ECCEZIONE

1) Modifica dei registri speciali:

EPC : ind. istruzione corrente (EPC = old PC)


STATUS : contiene bit di mascheramento e di istruzione

CAUSE : Codifica la seguente di eccezione

BADVADDR : ind. di memoria ad quale si è verificato un indottramento di memoria sbagliato

2) PC ← 0x8000'0080

STATUS REGISTER




se verificarsi di un' eccezione:

- se di due bit;

- i nuovi 2 bit sono nulli → mod. kernel
Intx. disabilitati

CAUSE REGISTER




CODE : Codifica il tipo di eccezione

SYSCALL : 08

OVERFLOW : 12

32M MIPS



2A) L'istruzione syscall fornisce al codice che si trova nello spazio di indirizzamento Utente un meccanismo controllato per ottenere accesso alle funzionalità del Nucleo (o Kernel) del Sistema Operativo. Il codice e i dati che si trovano nello spazio di indirizzamento del Nucleo NON risultano normalmente accessibili al codice che si trova nello spazio di indirizzamento Utente (Figura 1).




Figura 1. A sinistra, lo spazio di indirizzamento KERNEL e USER nel processore MIPS. A destra, e' rappresentata l'azione della syscall.

- 2B) Nel momento in cui il processore esegue l'istruzione syscall, vengono modificati alcuni registri speciali dell'architettura MIPS. In particolare: i registri speciali STATUS (bit K e E), CAUSE (bit 5-2), EPC; inoltre, possono essere modificati i registri generali \$k0 e \$k1.
- 2C) Passo-passo, cio' che avviene DURANTE l'esecuzione e':
- i) i bit 5-0 del registro STATUS vengono traslati verso sinistra di due posizioni ed andranno a costituire le due coppie di bit K e E precedente (bit 3-2) e precedente-precedente (bit 5-4);
 - ii) i bit 1-0 del registro STATUS vengono inizializzati coi valori 00 indicando rispettivamente che il processore si trova da quel momento in stato Kernel e che gli interrupt sono disabilitati;
 - iii) i bit 5-2 del registro CAUSE vengono posti al valore 0x8 (o 1000) per indicare che si sta servendo una eccezione del tipo "trap" ovvero la syscall appunto;
 - iv) il registro EPC viene inizializzato con il PC dell'istruzione syscall (nota: il registro BADVADDR NON VIENE modificato); (nota: il registro \$ra NON deve essere modificato perche' potrebbe essere gia' in uso);
 - v) il PC viene inizializzato con il valore (fisso) 0x8000'0080 e quindi l'esecuzione procede da tale punto del codice Kernel
 - vi) i registri generali \$k0 e \$k1 sono a questo punto di pieno dominio del codice Kernel che ne disporra' a suo piacimento, eventualmente modificandoli;
 - vii) si esegue la routine di servizio che gestisce la syscall, utilizzando eventualmente altri registri generali e in particolare \$v0 tipicamente contiene il "numero" o "nome" del servizio richiesto al Sistema Operativo, predisposti PRIMA della chiamata alla syscall, come pure altri registri quali ad es. \$a0 possono contenere ulteriori parametri di ingresso; DOPO la chiamata alla syscall, altri registri come \$v0 stesso possono contenere dei risultati;
 - viii) deve infine essere eseguita la istruzione rfe (Return From Exception) che non fa altro che traslare verso destra i bit 5-0 del registro STATUS, in particolare disponendo nei bit K ed E i valori precenti al servizio della system call; dato che la system call e' chiamata dal codice Utente, ora il bit 1 (bit K attuale) varra' di nuovo 0.
 - ix) il controllo ritorna all'istruzione puntata da EPC+4 predisponendo in un

registro di appoggio (es. \$k1) il valore del EPC+4 ed effettuando (es.) "jr \$k1" al termine della routine generale di gestione dell'eccezione.

- 2D) Nella figura 2 e' rappresentato come potrebbe essere modificato il ciclo di Fetch-Decode-Execute-Write_back (in maniera simile a cio' che avviene per una eccezione) al fine di gestire la syscall.




Figura 2. Modifica al ciclo Fetch-Decode-Execute-Write_back per implementare la syscall.

ECCEZIONI E INTERRUPT

ECCEZIONE

Trasferimento non previsto del flusso di controllo

TIPI DI ECCEZIONI

INTERRUPT: Causata da eventi esterni, comunque rispetto all'esecuzione del programma;

TRAP: Causata da eventi interni, comunque rispetto all'esecuzione del programma;

ROUTINE DI GESTIONE DELL'INTERRUZIONE

ETTORE DI INTERRUZIONE: memorizzato in una tabella gli indirizzi delle routine di gestione.

TABELLA DELLE ROUTINE DI GESTIONE: memorizzato in una tabella direttamente le routine.

SALTO AD INDIRIZZO FISSO: Salto ad un indirizzo fisso ed univoco quale causa ha generato la routine.

INTERRUZIONI PRECISE ED IMPRECISE

Precise: Lo stato della macchina viene conservato, come se il programma avesse eseguito fino all'istruzione corrente;

Imprecise: È il software di sistema che deve occuparsi di scoprire in che stato il sistema si trova e quindi prendere le opportune decisioni.

BUS

Collegamento condiviso per comunicazione.

Insieme di fili usato per connettere sottosistemi.

Vantaggi

- versatilità;
- basso costo;
- facile gestione della complessità;

Svantaggi:

- genera un alto di traffico;
- velocità influenzata da
 - lunghezza bus;
 - # dispositivi;


Tipi di BUS

Bus Processore-Memoria: corto e veloce;


Bus di I/O: lungo e lento;

Backplane BUS: connette fra loro CPU, I/O e memoria;


Sistema a singolo BUS:



Sistema a doppio BUS:



Sistema a Triple BUS:



LINEE :

- CONTROLLO : Segnalano Request e Acknowledgement;
- DATI : Trasportano Informazioni;

MASTER / SLAVE



Fasi :

- 1) Fase di arbitraggio (scelta del master);
- 2) Fase di richiesta;
- 3) Fase di release;

BUS SINCRONO (con clock fra le linee di controllo)

BUS ASINCRONO (senza clock fra le linee di controllo)

BUS-MASTER MULTIPLI


Necessità di un arbitro

- Bus-master richiede all'arbitro l'uso del bus;
- Aspetta il grant;
- Segnale che ha finito di usare il bus;


Arbitro bilancia due fattori:

- Priorità della richiesta;
- Fairness;

ARBITRAGGIO CENTRALIZZATO DAISY CHAIN



ARBITRAGGIO CENTRALIZZATO PARALLELO



ARBITRAGGIO DISTRIBUITO CON AUTO SELEZIONE

Bus controllato da un'unità con priorità intermedia, e un'unità con priorità più alta richiede il bus come passivo.

ARBITRAGGIO DISTRIBUITO CON RILEVAMENTO COLLISIONI

Ethernet

Bus può essere tenuto per tempi limitati e prima di terminare dobbiamo controllare che sia libero.

TECNICHE DI PILOTAGGIO DI DISPOSITIVI I/O

PROTOCOLLI

POLLING

Il dispositivo mette in un "data register" il dato e segnala questo fatto tramite uno "status register".
Il processore controlla periodicamente lo "status register".

INTERRUPT


Ogni volta che il dispositivo ha bisogno di attenzione dal processore, interrompe il processore tramite una linea dedicata.

DMA (DIRECT MEMORY ACCESS)


Il processore inizia l'operazione e poi un processore ausiliario si occupa del trasferimento del dato. Il processore è notificato che l'operazione è finita con un interrupt dal DMA/IOP.

CONFIGURAZIONI


Singolo BUS, DMA Controller separato



Singolo BUS, DMA Controller Integrato



Bus Separato



messaggio che manda la CPU :

CP	DEVICE	ADDRESS
----	--------	---------

DMA CONTROLLER (DMAC)

Periferica dedicata che :

- inizializza e controlla accessi al bus tra un dispositivo I/O e la memoria e tra due aree di memoria

STRUTTURA :


- Address Generator : genera indirizzi di memoria o di periferica coinvolti ;
- Address Bus : Contiene gli indirizzi generati ;
- Data Bus : Trasferisce i dati dal DMAC alla destinazione ;
- Bus Requester : Utilizzato per richiedere il bus alla CPU ;
- Local Peripheral Control : Permette la selezione e la gestione della periferica ;
- Interrupt Signals : Per l'invio di interrupt alla CPU ;

FUNZIONAMENTO :


- 1) Programmazione controller ;
- 2) Inizio trasferimento ;
- 3) Richiesta del BUS
- 4) Generazione indirizzo ;
- 5) Trasferimento dati ;
- 6) Aggiornamento indirizzo ;
- 7) Aggiornamento del processore ;

MODELLI :

Trasferimento dei dati singolo



Trasferimento dei dati doppio




N.B. Si usano due indirizzi e due accessi.

TIPI :

- 1D: Singolo registro per l'indirizzamento ;
- 2D: Doppio Registro per l'indirizzamento ;
- 3D: Triples Registro per l'indirizzamento ;

CONTROLLORE DI INTERRUPT 8259A



Sequenza eventi :

N.B. Cascading

- 1) 8259A accetta interrupt ;
- 2) 8259A determina priorità ;
- 3) 8259A avvisa 8086 attivando INTR ;
- 4) 8086 invia conferma su INTA ;
- 5) 8259A invia su DATA il numero che identifica la sorgente di interrupt
- 6) CPU serve l'interrupt mandando in esecuzione la relativa routine di servizio ;

TIMER INTEL-8254

Può servire a:


- generazione ritardi programmabili;
- reset time clock;
- conteggio eventi;
- gen. frequenza programmabile;
- gen. onda quadrata programmabile;
- controllo motori;
- ...

Formato da:

- 3 contatori a 16 bit;
- 6 modalità di conteggio;

Modalità di conteggio:


- 1) Interrupt al termine del conteggio;
- 2) Programmabile one shot;
- 3) Rate generator;
- 4) Square wave generator;
- 5) Hardware triggered strobe;



Visuale logica del chip

CR0 

CR1 

CR2 

CWR 

← 8 bit →

4 Registri a 8 bit

Programmazione del Timer

- 1) Scrivere in CWR per selezionare contatore e metodo;
- 2) Scrivere in CRj la costante di tempo;
- 3) Abilitare conteggio con segnale alto sul GATE;
- 4) Portare l'uscita su OUT;

COMUNICAZIONE SERIALE ASINCRONA

- Ad un certo istante è possibile individuare un TX e un RX;
- I bit che compongono il dato sono trasmessi in sequenza;
- la trasmissione avviene senza segnale di clock;

La velocità di trasmissione è data dal numero di bit trasmessi per secondo (bit-rate)

Formato FRAME:

- 1 bit start;
- 8 bit dati;
- 1 bit di parità;
- 1 bit di stop;

PORTA SERIALE (UART)

Costituita da due registri a scorrimento, uno TX e uno RX.

Si usa un BUFFER FIFO per evitare la perdita dei dati.

Commettore DB9 (9 pin) :

- TXD (Transmit Data)
- RXD (Receive Data)
- RTS (Request To Send) : TX è pronto a inviare dati.
- CTSC (Clear To Send) : RX è pronto a ricevere dati.
- DSR (Data Set Ready) : modem pronto per la connessione
- DTR (Data Terminal Ready) : UART pronto a stabilire la connessione.
- DCD (Data Carrier Detected) : Modem ha ricevuto la portante sulla linea telefonica.
- RI (Ring Indicator) : Squelli in uso sulla linea telefonica.

INTRODUZIONE AL SOTTOSISTEMA DI MEMORIA

Tecnologie usate per realizzare memorie:

- ACCESSO SEQUENZIALE (Master)
- ACCESSO SEMICASUALE (Disco fisso)
- ACCESSO CASUALE (RAM, ROM, ...)

Memorie ad ACCESSO CASUALE di tipo NON VOLATILE:

- ROM (Read Only Memory)
- EPROM (Erasable Programmable Read-Only Memory)
- EEPROM (Electrically EPROM)

Memorie ad ACCESSO CASUALE di tipo VOLATILE:

- DRAM (Dynamic Random Access Memory)

Deve essere ricaricata periodicamente

- SRAM (Static Random Access Memory)


Basta alimentare il chip per non perdere dati

Parametri delle prestazioni di memoria:

- Access Time (tempo inizio lettura - inizio 1° dato)
- Cycle Time (tempo inizio 1° lettura - 2° lettura)
- Latency Time (tempo accesso al dato completo)
- Bandwidth (byte/sec)

DRAM

Cella di DRAM



Scrittura:

- 1) Preparazione dato sulla bit line;
- 2) Selezione della word line;

Letture:


- 1) Caricamento di bit a $V_{DD}/2$;
- 2) Selezione della word - line;
- 3) Scontro di carica fra cella e bit line;
- 4) Rilevazione della variazione;
- 5) Caricamento del bit line col dato letto;

Refresh:

- 1) Effettuare una finta lettura di tutte le celle;

SRAM

Cella di SRAM





Scrittura :

- 1) Preparazione dato sulle bit line ;
- 2) Selezione della word line ;

Letture :

- 1) Preaccamento di $\overline{\text{bit}}$ e bit a V_{DD} ;
- 2) Selezione della word line ;
- 3) la cella prena- carica da bit o $\overline{\text{bit}}$;
- 4) il sense-amplifier in fondo alla colonna amplifica la differenza fra bit e $\overline{\text{bit}}$;

SRAM , 16 word x 4 bit - ORGANIZZAZIONE CELLE



MECCANISMI DI MIGLIORAMENTO DELLE PRESTAZIONI

PRINCIPIO DI LOCALITÀ

Località Temporale: un riferimento in memoria tende ad essere ripetuto dopo poco tempo.

Località Spaziale: un riferimento in memoria tende ad essere a locazioni vicine a quelle usate recentemente.

IMPLICAZIONI

- 1) Posso utilizzare piccole memorie veloci per mantenere i riferimenti in memoria più utilizzati dal processore.
- 2) Posso creare N linee di memoria sempre più grandi e meno veloci per contenere riferimenti utilizzati che non possono essere contenuti nella memoria veloce.

GERARCHIA DI MEMORIA

- > Presenta al processore una quantità di memoria pari a tutta quella disponibile nelle ultime linee.
- > Fornisce al processore un tempo di accesso che si avvicina a quello del primo livello.

MEMORIA CACHE

Scopo: memorizzare copie di blocchi di memoria principale.

Funzionamento: ogni volta che faccio accesso ad una locazione di memoria, ho in cache una copia del corrispondente blocco.

B : dimensione del blocco di cache in Byte

C : dimensione della cache in Byte

M : dimensione della memoria in Byte

$$M \gg C$$

$N_M = \frac{M}{C}$: numero di blocchi della memoria

$N_C = \frac{C}{B}$: numero di blocchi della cache.

X : indirizzo in byte

$X_H = \frac{X}{B}$: indirizzo del blocco di memoria

Ogni dato in cache è associato in formato:

DATA | TAG | BIT VALIDITA'


$X_s = X_H \% N_c$: indirizzo del dato

$X_t = X_H / N_c$: tag ~~memoria~~ cache ~~con~~ Tag


Funzione di Hit:

$F_H: (X_t == T \ \&\& \ V == 1 \ ? \ 1 : 0)$

Schema logico della Cache ad Accesso Diretto:



CACHE AD ACCESSO DIRETTO PIÙ GRANDI



X : indirizzo di byte

$X_H = \frac{X}{B}$: indirizzo del blocco di memoria

$N_c = \frac{C}{B}$: numero di blocchi della cache


$X_T = X_H / N_c$: tag

$X_S = X_H \% N_c$: indirizzo in cache

$X_B = X \% B$: byte del blocco di offset

$X_o = X_B / W$: offset


con W : numero di byte di un dato




con $B = 2^b$
 $C = 2^c$

MODELLO BLACK-BOX DI MEMORIA E CACHE

MEMORIA



=>




$X_H = \frac{X}{B}$: indirizzo al blocco di memoria

F_H : funzione di presenza

$$D = F_H(X_H)$$

CACHE



$X_H = \frac{X}{B}$: indirizzo al blocco di memoria

F_C : funzione di presenza del blocco di cache


$$D = \begin{cases} F_C(X_H) & \text{se } H=1 \\ \text{memoria} & \text{se } H=0 \end{cases}$$

H : segnale di Hit

$$H = \begin{cases} 0 & : \text{miss} \\ 1 & : \text{Hit} \end{cases}$$

$$H = F_H(X_H)$$

F_H : Funzione di Hit



$X_S = F_S(X_H)$: indirizzo in cache

$X_T = F_T(X_H)$: tag del blocco

h : probabilità di hit

$m = 1 - h$: probabilità di miss

t_{hit} : tempo di accesso in caso di hit

t_{miss} : tempo di accesso in caso di miss

$t_{penalty} = t_{miss} - t_{hit}$

AMAT (Average Memory Access Time)

$$AMAT = h \times t_{hit} + m \cdot t_{miss} = t_{hit} + m \cdot t_{penalty}$$

CACHE ASSOCIATIVE

Secco stesso indirizzo possono insistere più elementi data

A : grado di associatività della cache (# di vie).

$$N_s: \text{numero di set} = \frac{C}{B \cdot A}$$

$$X_s = X_H \% N_s : \text{indirizzo del set}$$


$$X_T = X_H / N_s : \text{tag}$$

Cache Fully Associative: $N_s = 1$.

Funzione di Hit

$$F_H: (\forall k=1, \dots, A, X_T = Y_{T,k} \ \&\& \ Y_{V,k} = 1 \ ? \ 1 : \emptyset)$$

Schema logico di una Cache associativa a 2 set



Politica di Rimpiazzamento:

RANDOM : scegli un blocco a caso ;

LRU : scegli il blocco usato meno recentemente ;

FIFO : scegli il blocco esistente meno recentemente ;

Politica di Gestione scrittura su Hit :

WRITE BACK :

1) hit : scrivi in cache e metti il bit di modifica $M=1$;

2) in caso di rimpiazzamento copia il blocco in memoria ;

WRITE THROUGH

1) hit : scrittura sia in cache che in memoria ;

Politica di Gestione Scrittura o MISS :

WRITE ALLOCATE

1) miss ;

2) legge blocco dalla memoria e scrivi in cache ;

WRITE NOT ALLOCATE

1) miss e scrittura in memoria ;

AHAT per cache a 2 livelli:

$$AHAT = t_{hit1} + m_1 (t_{hit2} + m_2 \cdot t_{penetg2})$$


MEMORIA VIRTUALE

DISK CACHING : utilizzo della memoria principale come se fosse la cache del disco

MEM. VIRTUALE : con uno spazio di indirizzamento più ampio

↳ Vantaggi :

- Condivisione di un insieme quantitativo di memoria;
- Riallocazione programmi non necessari;
- Protezione dei programmi;



L'unità di trasferimento è la pagina.

La memoria virtuale si comporta come una cache fully associativa con politica di rimpiazzamento LRU, politica di scrittura WB e di scrittura all'ISS WA.


Working Set : insieme delle pagine che è necessario mantenere in memoria per avere un hit rate accettabile;

Thrashing : Perdita di prestazione causata da un working set troppo grande rispetto alla mem. principale;


Page Swap : Trasferimento di una singola pagina in mem. principale;

La CPU si riferisce alla memoria con un indirizzo virtuale che viene poi tradotto in indirizzo fisico. La funzione di MAPPING è una tabella


V	D	U	IDENTIFICATORE DI PAG. FISICA




2 LIVELLI



1 LIVELLO



TLB



V: Validity : mi dice se la pagina è in memoria o no

D: Dirty : mi informa se la pagina è stata modificata

U: Usage : mi informa se è stata utilizzata.

Se la pagina cercata non è in memoria, la routine di servizio PAGE-FAULT HANDLER si occupa di portare tale pagina dal disco alla memoria.

TECNICHE PER RIDURRE LA TABELLA DELLE PAGINE

1) Paginazione della tabella delle pagine


→ Parte della tabella sta in mem. virtuale invece in mem. fisica. Sta in mem. fisica solo la parte più usata.

2) Tabella delle pagine Inversa

→ Si applica una funzione di hashing all'indirizzo virtuale così che il numero di entry nella tabella delle pagine è al più pari al numero totale di pagine fisiche.

TLB (TRANSLATION LOOKASIDE BUFFER)

Piccola cache per avere la disposizione un po' di elementi della Tabella delle pagine



PIPELINE

I PASSI DI UN'ISTRUZIONE

F: INSTRUCTION FETCH

- Letta dalla memoria l'istruzione puntata da PC;
- Posta tale istruzione nell'Instruction Register;
- PC aumentato di 4 e inserito in PC;

D: INSTRUCTION DECODE e REGISTER FETCH

- Il contenuto dei registri rs e rt vengono trasferiti nei registri di appoggio A e B;
- Nel caso sia un'istruzione di salto, calcolo l'indirizzo target;

X: EXECUTE

- In base al tipo di istruzione la ALU esegue:
 - accesso alla memoria;
 - un'operazione;
 - un salto;

M: MEMORY ACCESS

- Istruzioni load/store accedono alla memoria;
- Le istruzioni R scrivono i risultati;

W: WRITE BACK

- Il risultato viene aggiornato nel registro;

LOAD: FDXHW

STORE: FDXM

R: FDXW

BEQ: FDX

CRITICITA'

STRUTTURALI: tentativo di utilizzare la stessa risorsa due volte allo stesso tempo.

made per risolvere:

- 1) inserire un BOLA;
- 2) Rendere tutte le istruzioni a 5 stadi;

SUI DATI: tentativo di utilizzare un dato prima che sia prodotto;

Tipi:

- RAW: Read After Write
- WAR: Write After Read
- WAW: Write After Write

Le dipendenze di tipo RAW sono dipendenze "inietta nel tempo". Ma c'è FORWARDING.

SUL CONTROLLO: tentativo di saltare pure avendo eseguito istruzioni del ramo non preso;

Supponiamo che la logica di decisione dei rami sia nello stadio EXECUTE ovvero due istruzione in più dopo il ramo saranno preselezionate.

Soluzione:


- 1) inserire 2 nop dopo il ramo;
- 2) Saltare la decisione nello stadio D ed eseguire una sola nop;

3) ridefinire il salto:

BRANCH-DELAY SLOT: Sia che si faccia, che non si faccia, il salto, eseguire l'istruzione successiva.

→ Rioridimensionamento del codice!

PIPELINE



WB

W

X

D

F

PORTE LOGICHE

AND



$$Y = X_1 \cdot X_2$$

X_1	X_2	Y
0	0	0
0	1	0
1	0	0
1	1	1

OR



$$Y = X_1 + X_2$$

X_1	X_2	Y
0	0	0
0	1	1
1	0	1
1	1	1

NOT



$$Y = \bar{X}$$

X	Y
0	1
1	0

NAND



$$Y = \overline{X_1 \cdot X_2}$$

X_1	X_2	Y
0	0	1
0	1	1
1	0	1
1	1	0

NOR



$$Y = \overline{X_1 + X_2}$$

X_1	X_2	Y
0	0	1
0	1	0
1	0	0
1	1	0

EX-OR



$$Y = X_1 \oplus X_2$$

$$= \bar{X}_1 X_2 + X_1 \bar{X}_2$$


X_1	X_2	Y
0	0	0
0	1	1
1	0	1
1	1	0

TEOREMA DI DE MORGAN

$$\overline{(x+y)} = \bar{x} \cdot \bar{y}$$

$$\overline{(x \cdot y)} = \bar{x} + \bar{y}$$

HALF ADDER (Somma di due bit senza riporto in ingresso)




a_i	b_i	S_i	C_{i+1}
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

$$S_i = a_i \oplus b_i$$

$$C_{i+1} = a_i \cdot b_i$$




FULL ADDER




$$S_i = a_i \oplus b_i \oplus C_i$$

$$C_{i+1} = a_i \cdot b_i + a_i \cdot C_i + b_i \cdot C_i$$



C_i	a_i	b_i	S_i	C_{i+1}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1


RIPPLE CARRY ADDER




SOMMATTORE - SOTTRATTORE

$$A - B \Rightarrow K = 1$$

$$A + B \Rightarrow K = 0$$




DECODER



INPUTS			OUTPUTS							
in2	in1	in0	out7	out6	out5	out4	out3	out2	out1	out0
0	0	0	0	0	0	0	0	0	1	0
0	0	1	0	0	0	0	0	1	0	0
0	1	0	0	0	0	1	0	0	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	1	0	0	0	0	0	0	0
1	0	1	0	1	0	0	0	0	0	0
1	1	0	0	0	1	0	0	0	0	0
1	1	1	0	0	0	0	1	0	0	0

ENCODER




IN7	IN6	IN5	IN4	IN3	IN2	IN1	IN0	OUT2	OUT1	OUT0
0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	1	0	0	0	1
0	0	0	0	0	1	0	0	0	1	0
0	0	0	0	0	1	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	0
0	0	1	0	0	0	0	0	1	0	1
0	1	0	0	0	0	0	0	1	1	0
1	0	0	0	0	0	0	0	1	1	1

PRIORITY ENCODER

Input				Output		
D3	D2	D1	D0	A1	A0	V
0	0	0	0	X	X	0
0	0	0	1	0	0	1
0	0	1	X	0	1	1
0	1	X	X	1	0	1
1	X	X	X	1	1	1

$$\begin{cases} A_0 = D_3 + D_1 \bar{D}_2 \\ A_1 = D_2 + D_3 \\ V = D_0 + D_1 + D_2 + D_3 \end{cases}$$


MULTIPLEXER 2^N ingressi



$$2^N = p \text{ ingressi}$$

$$Z = X_i \Leftrightarrow (b_{N-1} \dots b_1 b_0) \equiv i$$

DEMULTIPLEXER 2^N uscite




$$2^N = p \text{ uscite}$$

$$Z_0 = X \cdot \bar{b}_{N-1} \cdot \bar{b}_{N-2} \cdot \dots \cdot \bar{b}_1 \cdot \bar{b}_0$$

$$Z_1 = X \cdot \bar{b}_{N-1} \cdot \bar{b}_{N-2} \cdot \dots \cdot \bar{b}_1 \cdot b_0$$


⋮

LOOK UP TABLE (LUT)




MUX con ingressi customizzati

ALU 1 bit (AND - OR)




ALU 1 bit (AND - OR - ADD)




Operation	Function
0	AND
1	OR
2	ADD

ALU 1 bit (AND - OR - ADD - SUB)




LATCH SR




S	R	Q	Q̄
0	0	Q	Q̄
0	1	0	1
1	0	1	0
1	1	-	-

LATCH SR con ENABLE



EN	S	R	Q	Q̄
0	x	x	Q	Q̄
1	0	0	Q	Q̄
1	0	1	0	1
1	1	0	1	0
1	1	1	-	-

LATCH D



EN	D	Q	Q̄
0	x	Q	Q̄
1	0	0	1
1	1	1	0


FLIP FLOP SR $\downarrow$

CK	S	R	Q	$\bar{Q}$
0	x	x	Q	$\bar{Q}$
1	x	x	Q	$\bar{Q}$
$\downarrow$	x	x	Q	$\bar{Q}$
$\downarrow$	0	0	Q	$\bar{Q}$
$\downarrow$	0	1	0	1
$\downarrow$	1	0	1	0
$\downarrow$	1	1	-	-


FLIP FLOP JK $\downarrow$

CK	J	K	Q	$\bar{Q}$
0	x	x	Q	$\bar{Q}$
1	x	x	Q	$\bar{Q}$
$\downarrow$	x	x	Q	$\bar{Q}$
$\downarrow$	0	0	Q	$\bar{Q}$
$\downarrow$	0	1	0	1
$\downarrow$	1	0	1	0
$\downarrow$	1	1	$\bar{Q}$	Q

FLIP FLOP D $\downarrow$





$\Rightarrow$




CK	D	Q	$\bar{Q}$
0	x	Q	$\bar{Q}$
1	x	Q	$\bar{Q}$
$\downarrow$	x	Q	$\bar{Q}$
$\downarrow$	0	0	1
$\downarrow$	1	1	0

FLIP FLOP T $\downarrow$



CK	T	Q
0	x	Q
1	x	Q
$\downarrow$	x	Q
$\downarrow$	0	Q
$\downarrow$	1	$\bar{Q}$

MACCHINA DI MEALY ASINCRONA




Le variabili di uscita, in un determinato istante, sono funzione del valore degli ingressi e dello stato di stati.

$$z(t) = F(x(t), s(t))$$

$$s'(t) = F(x(t), s(t))$$

MACCHINA DI MEALY SINCRONA




$$z(t) = f(x(t), s(t-1))$$

$$s'(t) = g(x(t), s(t-1))$$

STAR è costituito da un FLIP FLOP D.


MACCHINA DI MEALY SINCRONA RITARDATA



$$z(t) = f(x(t-1), s(t-1))$$

$$s(t) = g(x(t), s(t-1))$$

MACCHINA DI MOORE SINCRONA




Le uscite di uscita, in un determinato istante, sono funzione dello ~~dei~~ ~~stato~~ ~~di~~ stato.

$$z(t) = f(s(t-1))$$

$$s(t) = g(x(t), s(t-1))$$

$s(t-1)$: stato precedente ; $s(t)$: stato successivo

RICONOSCITORE DI SEQUENZA 11,01,10 CON MOORE



x : ingressi
 y : stati
 z : uscite

STATO	y_1	y_0
S0	0	0
S1	0	1
S2	1	1
S3	1	0

		CN1			
$y_1 y_0$	$x_1 x_0$	00	01	11	10
		S0	S0	S1	S0
S1	S0	S2	S1	S0	
S2	S0	S0	S1	S3	
S3	S0	S0	S1	S0	

		CN1			
$y_1 y_0$	$x_1 x_0$	00	01	11	10
		00	00	01	00
01	00	11	01	00	
11	00	00	01	10	
10	00	00	01	00	


$$a_0 = x_1 x_0 + x_0 \bar{y}_1 y_0$$

$$a_1 = \bar{x}_1 x_0 y_1 y_0 + x_1 \bar{x}_0 y_1 y_0$$


CN2

$y_1 y_0$	z
00	0
01	0
11	0
10	1

$$z = y_1 \bar{y}_0$$



RICONOSCITORE DI SEQUENZA CON MEALY (11, 01, 10)



STATO	$y_1 y_0$
S0	00
S1	11
S2	01

$x_1 x_0$	$y_1 y_0$	00	01	11	10
00	00	00	00	11	00
01	00	00	00	11	00
11	00	01	11	00	
10	-	-	-	-	-

$a = a_0$


$$a_0 = x_1 x_0 + x_0 y_1$$

$$a_1 = x_1 x_0$$


$x_1 x_0$	$y_1 y_0$	00	01	11	10
00	0	0	0	0	0
01	0	0	0	0	1
11	0	0	0	0	0
10	-	-	-	-	-

$$b_0 = x_1 x_0 \bar{y}_1 \bar{y}_0$$


$$b_0 = z$$




PARALLEL CARRY COUNTER




RING COUNTER




RIPPLE COUNTER ad incremento




RIPPLE COUNTER a decremento



SERIAL CARRY COUNTER




LATCH D



D	Ck	Q
x	0	Q
0	1	0
1	1	1

LATCH D EDGE TRIGGERED



D	Ck	Q
x	1	Q
x	0	Q
x	1	Q
0	1	0
1	1	1


LATCH: Modifica avviene non appena cambia l'ingresso e il clock ha valore alto;

F.FLOP: Modifica avviene solo sul fronte del clock




D	Ck	Q	Q-bar
0	0	0	1
0	1	0	1
1	0	0	1
1	1	1	0
0	1	0	1
1	1	1	0
0	1	0	1
1	1	1	0


LATCH SR




S	R	Q	Q̄
0	0	Q	Q̄
0	1	0	1
1	0	1	0
1	1	-	-




LATCH SR CLOCCATO




Ck	S	R	Q	Q̄
1	0	0	Q	Q̄
1	0	1	0	1
1	1	0	1	0
1	1	1	-	-
0	X	X	Q	Q̄



LATCH SR EDGE TRIGGERED (Sensibile alle fronte di discesa)



Ck	S	R	Q	Q̄
1	0	0	Q	Q̄
1	0	1	0	1
1	1	0	1	0
1	1	1	-	-
0	X	X	Q	Q̄
1	X	X	Q	Q̄
1	X	X	Q	Q̄



14/04/2015

ES. 1

$$C = 160$$

$$A = 5$$

$$B = 8$$


$$T_{hit} = 4 \text{ ms}$$

$$T_{miss} = 40 \text{ ms}$$

$$N_c = \frac{C}{B} = 20$$

$$N_s = \frac{C}{B \cdot A} = 4$$

$$X_H = \frac{X}{B} ; X_T = X_H / N_s ; X_S = X_H \% N_s$$



T	X	X_H	X_T	X_S	X_S : MODIF	X_S : TAB
R	123	15	3	3	3: 40000	3: 3 - - - - MISS
W	639	79	19	3	3: 34000	3: 3 19 - - - MISS
R	327	40	10	0	0: 40000	0: 10 - - - - MISS
W	679	84	24	0	0: 34000	0: 10 21 - - - MISS
R	878	109	27	1	1: 40000	1: 27 - - - - MISS
W	639	79	19	3	3: 34000	3: 3 19 - - - HIT
R	133	16	4	0	0: 23400	0: 10 21 4 - - MISS
W	654	81	20	1	1: 34000	1: 27 20 - - - MISS
R	125	15	3	3	3: 43000	3: 3 19 - - - HIT
W	454	56	14	0	0: 23400	0: 10 21 14 - - MISS
R	122	15	3	3	3: 43000	3: 3 19 - - - HIT
W	654	81	20	1	1: 34000	1: 27 20 - - - HIT
R	939	117	29	1	1: 23400	1: 27 20 29 - - MISS
W	626	48	19	2	2: 40000	2: 19 - - - - MISS
R	954	119	29	3	3: 32400	3: 3 19 29 - - MISS
W	724	90	22	2	2: 34000	2: 19 22 - - - MISS
R	254	31	7	3	3: 14340	3: 3 19 29 7 - MISS
W	829	103	25	3	3: 1 234	3: 3 19 29 7 25 MISS
R	154	19	4	3	3: 04123	3: 3 4 29 7 25 MISS
W	828	103	25	3	3: 03124	3: 3 4 29 7 25 HIT
R	194	24	6	0	0: 12340	0: 10 21 14 6 - MISS

$$A_{TAM} = T_{HIT} + MRATE \cdot T_{PEN}$$

$$MRATE = \frac{n. \text{ miss}}{n. \text{ ref}}$$

out: $X_H = 79$
 $X_S = 3$
 $X_T = 19$

ES. 2

{ segno: 1 bit
 exp: 11 bit
 mantissa: 52 bit
 Bits: 1023

Parte inteira.

$$\text{Exp} = 1023 + 6 = 1029$$
$$\exp_2 = 100000000 \cdot 10^{-4}$$

1023	2
514	1
257	0
128	1
64	0
32	0
16	0
8	0
4	0
2	0
1	0
0	1

0,571428	* 2
1,142856	1
0,285712	0
0,571424	0
1,142848	1
0,285696	0
0,571392	0
1,142784	1
0,285568	0

presuppongo
prodotta.

[illegible]

53-esima
cifra è 8

OK! ✓

17/04/2015

ES. 4

lw \$5, 40(\$2)
add \$6, \$3, \$2
or \$7, \$2, \$1
and \$8, \$4, \$3
sub \$9, \$2, \$1

PC = 100

\$X = 10 + X

Memory[Y] = 1000 + Y

		1	2	3	4	5
I/F	PC	100	104	108	112	116
F/D	ID		lw \$5, 40(\$2)	add \$6, \$3, \$2	or \$7, \$2, \$1	and \$8, \$4, \$3
D/X	IX			lw	add	or
	A			12	26	22
	B/imm			40	23	24
	RD			5	6	7
	RS			2	3	2
	RT			-	2	1
X/M	R/W				R	-
	WAR/Res				52	3
	DIN RT/RD				-	-
					5	6
H/W	Dest					1052
	RES RD					-
						5

Risultato di una add

20/02/2025

ES.2

$$460/7_{10} = 65,714285 \quad \text{in single Precision}$$

Segno: 1 bit
exp: 8 bit
mantissa: 23 bit
Bias = 127

Segno = 0

65		2	→ Parte intera
32		1	$1000001 = 1.000001 \cdot 2^6$
16		0	
8		0	$127 + 6 = 133$
4		0	
2		0	exp = 10000101
1		0	
0		1	

133		2
66		1
33		0
16		1
8		0
4		0
2		0
1		0
0		1

0,714285		*2
1,428570		1
0,857140		0
1,714280		1
1,428560		1
0,857120		0
		⋮

→ 10110110110110110110110110

$$0|1000101|00000110110110110110110 \underline{1}$$

$$\hookrightarrow \frac{460}{7}_{10} = 0|1000101|00000110110110110110110_2$$


15/12/2009

ES. 1

```
int i, j, c, stride, array[1024];  
for (i=0; i<5000; i++)  
    for (j=0; j<1024; j=j+stride)  
        c = array[j] + 17;
```

CACHE :

- Blocchi da 64 Byte ;
- Grande 512 Byte



Consideriamo solo l'attività sulla cache causata da array.

$\text{int} = 4 \text{ Byte}$

$\text{stride}_1 = 256$

$\text{stride}_2 = 255$

Miss Rate ?

Con stride_1 ho i seguenti accessi :

$\text{array}[0] = a$

$\text{array}[256] = a + 256 \cdot 4 = a + 1024$

$\text{array}[512] = a + 512 \cdot 4 = a + 2048$

$\text{array}[768] = a + 768 \cdot 4 = a + 3072$

Supponiamo come indirizzo di $\text{array}[0] \rightarrow a$

ma i numeri della Cache non dipendono da a

$\rightarrow a = 0$

Con stride₂ Ro i seguenti accessi:

$$\text{array}[0] = a + 0$$

$$\text{array}[255] = a + 255 \cdot 4 = a + 1020$$

$$\text{array}[510] = a + 510 \cdot 4 = a + 2040$$

$$\text{array}[765] = a + 765 \cdot 4 = a + 3060$$

$$\text{array}[1020] = a + 1020 \cdot 4 = a + 4080$$

$$\rightarrow a=0$$

Tali accessi vengono ripetuti 5.000 volte.

CASO 1)

$$\text{Stride} = 256$$

$$A = \text{numero di rre} = 1$$

$$B = \text{dim. blocco cache} = 64$$

$$C = \text{capacità cache} = 512$$

$$N_c = \frac{C}{B} = \# \text{ blocchi} = 8$$

$$\rightarrow N_s = \frac{C}{B \cdot A} = N_c$$

↓
set della cache

X: indirizzo in Byte

$$X_H = \frac{X}{B} \quad \text{memoria}$$

$$X_S = X_H \% N_s \quad \text{set}$$

$$X_T = X_H / N_s \quad \text{tag}$$

tag & bloc

set 0		
set 1		
set 2		
set 3		
set 4		
set 5		
set 6		
set 7		

X	X _H	X _T	X _S	
0	0	0	0	MISS
1024	16	2	0	MISS
2048	32	4	0	MISS
3072	48	6	0	MISS
⋮	⋮	⋮	⋮	⋮

Ho sempre MISS!

$$m_1 = 1$$

CASO 2)

Stride 255

X	X_H	X_T	X_S	
0	0	0	0	MISS
1020	15	1	7	MISS
2040	31	3	7	MISS
3060	47	5	7	MISS
4080	63	7	7	MISS
0	0	0	0	HIT
1020	15	1	7	MISS
2040	31	3	7	MISS
:	:	:	:	

$$N_{REF} = 5000 \cdot 5 = 25.000$$

$$N_{MISS} = 5000 \cdot 4 + 1 = 20.001$$

$$m_1 = \frac{N_{MISS}}{N_{REF}} = 0,80004$$

CASO 3)

A=2

B=64

C=512

$N_c = 8$

$N_s = 4$

$$X_H = \frac{X}{B} ; X_S = X_H \% N_s ; X_T = X_H / N_s$$

X	X_H	X_T	X_S	LRU
0	0	0	0	1 0
1024	16	4	0	0 1
2048	32	8	0	1 0
3072	64	12	0	0 1
0	0	0	0	1 0
1024	16	4	0	0 1
2048	32	8	0	1 0
3072	64	12	0	0 1
:	:	:	:	

TAG	typ	exp	tag	loc
0 - MISS	set0			
0 4 MISS	set1			
8 4 MISS	set2			
8 12 MISS	set3			
0 12 MISS				
0 4 MISS				
8 4 MISS				
8 12 MISS				

$$m_3 = 1$$

CASO 4)

A=2 $N_c = 8$
 B=64 $N_s = 4$
 C=512

X	X_H	X_T	X_S	LRU	TAG	
0	0	0	0	1 0	0 -	MISS
1020	15	3	3	1 0	3 -	MISS
2040	31	7	3	0 1	3 7	MISS
3060	47	11	3	1 0	11 7	MISS
4080	63	15	3	0 1	11 15	MISS
0	0	0	0	1 0	0 -	HIT
1020	15	3	3	1 0	3 15	MISS
2040	31	7	3	0 1	3 7	MISS
3060	47	11	3	1 0	11 7	MISS
4080	63	15	3	0 1	11 15	MISS

$$N_{REF} = 5000 \cdot 5 = 25,000$$

$$N_{MISS} = 4 \cdot 4999 + 5 = 20,001$$

$$m_u = \frac{N_{MISS}}{N_{REF}} = 0,80004$$

15/12/2009

ES. 2

lw \$5, 100(\$2)
 sub \$6, \$3, \$2
 and \$7, \$2, \$1
 add \$8, \$4, \$3
 or \$9, \$2, \$1

PC = 100

\$X = 20 + X

[Memory[X]] = 2000 + X

→ 5 Stadi

		1	2	3	4	5
I/F	PC	100	104	108	112	116
F/D	ID		lw \$5, 100(\$2)	sub \$6, \$3, \$2	and \$7, \$2, \$1	add \$8, \$4, \$3
D/X	IX		lw	lw	sub	and
	A			22	23	22
	B/imm			100	22	21
	RD			5	6	7
	RS			2	3	2
	RT			-	2	1
X/H	R/W				R	-
	MAR/Res				122	1
	DIN				-	-
	RT/RD				5	6
H/W	Dest					2122
	Res					-
	RD					5

04/12/2007

ES.2

a) L1


$$C = 256$$

$$T_{hit} = 2 \text{ ms}$$

$$A = 2$$

$$B = 64$$

$$N_{c1} = \frac{C}{B} = 4; \quad N_{s1} = \frac{C}{B \cdot A} = 2$$



L1)

b)

$$C = 2048$$


$$T_{hit} = 8 \text{ ms} + 2 \text{ ms}$$

$$A = 4$$

$$T_{miss} = 90 \text{ ms}$$

$$B = 64$$

$$N_{c2} = \frac{C}{B} = 32 = N_{s2}$$



T	X	X _H	X _T	X _S	X _S : MODIF	X _S : TAG	
R	22	0	0	0	0:10	0:0	MISS
W	71	1	0	1	1:10	1:0	MISS
R	65	1	0	1	1:10	1:0	HIT
W	90	1	0	1	1:10	1:0	HIT
R	143	2	1	0	0:01	0:01	MISS
W	81	1	0	1	1:10	1:0	HIT
R	57	0	0	0	0:10	0:01	HIT
W	133	2	1	0	0:01	0:01	HIT
R	61	0	0	0	0:10	0:01	HIT
W	190	2	1	0	0:01	0:01	HIT
R	10	0	0	0	0:10	0:01	HIT
W	12	0	0	0	0:10	0:01	HIT
R	10	0	0	0	0:10	0:01	HIT
W	15	0	0	0	0:10	0:01	HIT
R	98	1	0	1	1:10	1:0	HIT
W	75	1	0	1	1:10	1:0	HIT
R	64	1	0	1	1:10	1:0	HIT
W	259	4	2	0	0:01	0:02	MISS
R	130	2	1	0	0:10	0:12	MISS
W	67	1	0	1	1:10	1:0	HIT
R	70	1	0	1	1:10	1:0	HIT
W	25	0	0	0	0:01	0:10	MISS

$$X_H = \frac{X}{B}$$

$$X_T = X_H / N_S$$

$$X_S = X_H \% N_S$$

aut: $X_H = 2 \quad X_T = 1 \quad X_S = 0$

aut: $X_H = 0 \quad X_T = 0 \quad X_S = 0$

aut: $X_H = 4 \quad X_T = 2 \quad X_S = 0$

$$N_{miss} = 6$$

$$m_{rate} = \frac{N_{miss}}{N_{ref}} = 0,2727$$

$$N_{hit} = 16$$

$$N_{ref} = 22$$

$$AMAT = T_{hit} + m_{rate} \cdot T_{miss} = 4,1818$$

T	X	X _H	X _T	X _S	X _S : MODIF	X _S : TAG	
R	22	0	0	0	0: 1	0: 0	MISS
W	71	1	0	1	1: 1	1: 0	MISS
R	143	2	0	2	2: 1	2: 0	MISS
W	259	4	0	4	4: 1	4: 0	MISS
R	130	2	0	2	2: 1	2: 0	HIT
W	25	0	0	0	0: 1	0: 0	HIT

$$N_{miss} = 4 \quad m_{rate} = \frac{N_{miss}}{N_{req}} = 0,6667$$

$$N_{hit} = 2$$

$$N_{req} = 6 \quad AMAT = T_{hit} + m_{rate} \cdot T_{miss} = 70$$

$$AMAT_{ge} = \underbrace{T_{hit1}}_2 + \left(\underbrace{T_{hit2}}_8 + \underbrace{T_{pen2}}_{50} \cdot \underbrace{m_{rate2}}_{0,6667} \right) \cdot \underbrace{m_{rate1}}_{0,2727} = 20,5456$$

c) L1=L2 : un solo livello di cache ; T_{hit} = 10 ns

T	X	X _H	X _T	X _S	X _S : MODIF	X _S : TAG	
R	22	0	0	0	0: 1	0: 0	MISS
W	71	1	0	1	1: 1	1: 0	MISS
R	65	1	0	1	1: 1	1: 0	HIT
W	90	1	0	1	1: 1	1: 0	HIT
R	143	2	0	2	2: 1	2: 0	MISS
W	81	0	0	0	0: 1	0: 0	HIT
R	57	0	0	0	0: 1	0: 0	HIT
W	133	2	0	2	2: 1	2: 0	HIT
R	61	0	0	0	0: 1	0: 0	HIT
W	180	2	0	2	2: 1	2: 0	HIT
R	10	0	0	0	0: 1	0: 0	HIT
W	12	0	0	0	0: 1	0: 0	HIT
R	10	0	0	0	0: 1	0: 0	HIT
W	15	0	0	0	0: 1	0: 0	HIT
R	98	1	0	1	1: 1	1: 0	HIT
W	75	1	0	1	1: 1	1: 0	HIT
R	64	1	0	1	1: 1	1: 0	HIT
W	259	4	0	4	4: 1	4: 0	MISS
R	130	2	0	2	2: 1	2: 0	HIT
W	67	1	0	1	1: 1	1: 0	HIT
R	70	1	0	1	1: 1	1: 0	HIT
W	25	0	0	0	0: 1	0: 0	HIT

02/11/2007

ES. 1

$0,045_{10} \rightarrow$ Single Precision

Single Precision
32 bit

signo : 1 bit
exp : 8 bit
mantissa : 23 bit

BIAS = 127

$0,045 \times 2$
0,09
0,18
0,36
0,72
1,44

$$= 79,44 \cdot 2^{-5} = 0,045$$

$$1,44 \cdot 2^{-5} = 0,045$$

$$\text{exp} = +127 - 5 = 122$$

122	2
64	0
30	1
15	0
7	1
3	1
1	1
0	1

signo = 0

exp = 01111010

Parte intera : $1_{10} = 1_2$

Parte Decimale : 0,44

$0,44 \times 2$
0,88 0
1,76 1
1,52 1
1,04 1
0,08 0
0,16 0
0,32 0
0,64 0
1,28 1
0,56 0
1,12 1
0,24 0
0,48 0
0,96 0
1,92 1
1,84 1
1,68 1
1,36 1
0,72 0
1,44 1
0,88 0
1,76 1
1,52 1

$$0,045_{10} = 0 \mid 0111010 \mid 011000010100011101011 \underline{1}$$

↓
24esima cifra = 1

$$\Downarrow$$

$$0,045_{10} = 0 \mid 0111010 \mid 011000010100011101100$$

$$f_{clk} = 4 \text{ GHz}$$

Systeme : ALJ

29/10/2006

ES. 1

$$\begin{cases} AJ = 1 \\ B = 3 \\ L-S = 100 \end{cases}$$

B_i	N_i	ALJ	B	LS	$C_{Bi_{CPU}} \cdot N_i$		$C_{Bi_{CPU_{MEM}}} \cdot N_i$	
					$C_{Bi_{CPU}}$	$C_{Bi_{CPU}}$	$C_{Bi_{CPU_{MEM}}}$	$C_{Bi_{CPU_{MEM}}}$
BBH1	1	10	$\emptyset$	3	310	310	300	300
BBH2	51	1	1	$\emptyset$	4	204	$\emptyset$	$\emptyset$
BBH3	50	23	$\emptyset$	80	823	41150	800	40000
BBH4	1	2	$\emptyset$	$\emptyset$	2	2	$\emptyset$	$\emptyset$
BBH1	50	8	$\emptyset$	2	208	10400	200	10000
BBR1	50	3	$\emptyset$	$\emptyset$	3	150	$\emptyset$	$\emptyset$
BBR2	1325	$\emptyset$	1	$\emptyset$	3	3975	$\emptyset$	$\emptyset$
BBR3	1275	4	$\emptyset$	1	104	132600	100	127500
BBR4	50	$\emptyset$	1	$\emptyset$	3	150	$\emptyset$	$\emptyset$
BBR5	50	1	$\emptyset$	2	201	10050	200	10000
BBR6	$\emptyset$	1	$\emptyset$	1	101	$\emptyset$	100	$\emptyset$
BBR7	50	2	$\emptyset$	$\emptyset$	2	100	$\emptyset$	$\emptyset$

$$\sum_{i=1}^{50} i = 1275$$

$$\sum_{i=2}^{51} i = 1325$$

$$C_{Bi_{CPU_{TOT}}} = 199091$$

$$C_{Bi_{CPU_{MEM_{TOT}}}} = 187800$$

$$T_{CPU} = \frac{C_{CPU}}{f_{CPU}} = 0,00004977 \text{ sec} = 49,77 \text{ msec}$$

$$T_{CPU, MEM} = \frac{C_{CPU, MEM}}{f_{CPU}} = 0,00004695 \text{ sec} = 46,95 \text{ msec}$$

30/11/2005

ES. 2

$$C = 192$$

$$A = 3$$

$$B = 16$$

$$t_{\text{hit}} = 5 \text{ m}$$

$$t_{\text{miss}} = 60 \text{ m}$$

$$N_c = \frac{C}{B} = 12$$

$$N_s = \frac{C}{B \cdot A} = 4$$

tags tag1 tag2

Set 0			
Set 1			
Set 2			
Set 3			

T	X	X _H	X _T	X _S	X _S : MODIF	X _S : TAG	
R	22	1	0	1	1: 2 0 0	1: 0 - -	HISS
W	71	4	1	0	0: 2 0 0	0: 1 - -	HISS
R	65	4	1	0	0: 2 0 0	0: 1 - -	HIT
W	143	8	2	0	0: 1 2 0	0: 1 2 -	HISS
R	81	5	1	1	1: 1 2 0	1: 0 1 -	HISS
W	17	1	0	1	1: 2 1 0	1: 0 1 -	HIT
R	133	8	2	0	0: 1 2 0	0: 1 2 -	HIT
W	61	3	0	3	3: 2 0 0	3: 0 - -	HISS
R	190	11	2	3	3: 1 2 0	3: 0 2 -	HISS
W	211	13	3	1	1: 1 0 2	1: 0 1 3	HISS
R	212	13	3	1	1: 1 0 2	1: 0 1 3	HIT
W	210	18	3	1	1: 1 0 2	1: 0 1 3	HIT
R	115	7	1	3	3: 0 1 2	3: 0 2 1	HISS
W	08	6	1	2	2: 2 0 0	2: 1 - -	HISS
R	275	17	4	1	1: 0 2 1	1: 0 4 3	HISS
W	64	4	1	0	0: 2 1 0	0: 1 2 -	HIT
R	259	16	4	0	0: 1 0 2	0: 1 2 4	HISS
W	130	8	2	0	0: 0 2 1	0: 1 2 4	HIT
R	61	3	0	3	3: 2 0 1	3: 0 2 1	HIT
W	67	4	1	0	0: 2 1 0	0: 1 2 4	HIT
R	70	4	1	0	0: 2 1 0	0: 1 2 4	HIT
W	25	1	0	1	1: 2 1 0	1: 0 4 3	HIT

$$X_H = 5$$

$$\text{ant } X_T = 1 \quad X_S = 1$$

$$X_H = \frac{X}{B}$$

$$X_T = X_H / N_S$$

$$X_S = X_H \% N_S$$

03/12/2003

Es. 1

```
addi $t2, $0, 2
addi $t0, $0, 288
loop: beq $t0, $0, exit
      lw $t1, 100($t0)
      add $t2, $t2, $t1
      sw $t2, 200($t0)
      j loop
addi $t0, $t0, -4
exit: halt
```

R3000 con $f_{clk} = 26\text{MHz}$

- scrittura e lettura di un Reg. memo stesso ciclo;
- sfruttando il delay slot;
- possibilità di decidere il salto in Decodifica;

? Speed-Up in cicli:

- con forwarding;
- senza forwarding;

03/11/2009

ES. 1

$$f_{clk} = 1 \text{ GHz}$$

$$CPI_{\text{exit_loop}} = 1$$

$$CPI_{\text{branch}} = 3$$

$$CPI_{\text{load_store}} = 10$$

? Tempo Esecuzione Benchmark

$$T_{CPU} = \frac{C_{CPU}}{f_{CPU}}$$

$$C_{bi_CPU} = c_{Bi_CPU} \cdot N_i$$

Benchmark 1

BASIC BLOCK	N_i	ALJ	B	LS	c_{Bi_CPU}	C_{bi_CPU}
BB1	1	2	$\emptyset$	$\emptyset$	2	2
BB2	11	1	1	$\emptyset$	4	44
BB3	10	5	$\emptyset$	$\emptyset$	5	50
BB4	1	2	$\emptyset$	$\emptyset$	2	2
						98



$$C_{CPU}^1 = 98$$

$$T_{CPU}^1 = \frac{98}{10^9} = 98 \text{ n sec.}$$

Benchmark 2

BASIC BLOCK	N_i	ALJ	B	LS	c_{Bi_CPU}	C_{bi_CPU}
BB1		2	1	1	15	
BB2		1	1	$\emptyset$	4	
BB3		5	$\emptyset$	4	45	
BB4		2	$\emptyset$	1	12	

Differenza R, I, J



OP : OPCODE (6 bits)

RS : SOURCE REGISTER (5 bits)

RT : SECOND SOURCE REGISTER (5 bits)

RD : DESTINATION REGISTER (5 bits)

SHAMT : SHIFT AMOUNT (5 bits)

FUNCT : CODICE FUNZIONE (6 bits)

R : istruzioni aritmetico-logiche

I : formato immediato → istruzioni di trasferimento, immediate e di branch

J : formato Jump.

Sono necessari più formati di istruzioni in quanto istruzioni diverse usano sintassi diversa :

add \$s0, \$t1, \$s2

lw \$s0, 0(\$sp)

J Salto

$m=3$

$m=5$

$*a = 0x1000$

$*b = 0x2000$

$*c = 0x3000$

$\rightarrow R \ 0x7000$

$\left\{ \begin{array}{l} R \ 0x1000 \\ R \ 0x2000 \end{array} \right.$

$\left\{ \begin{array}{l} R \ 0x1004 \\ R \ 0x2004 \end{array} \right.$

$\left\{ \begin{array}{l} R \ 0x1008 \\ R \ 0x2008 \end{array} \right.$

$\left\{ \begin{array}{l} R \ 0x1012 \\ R \ 0x2012 \end{array} \right.$

$\left\{ \begin{array}{l} R \ 0x1016 \\ R \ 0x2016 \end{array} \right.$

$W \ 0x3000$

Scrivere la Traccia

$\$sp = 0x7000$ all'inizio di ogni funzione

Indicare se si tratta di R o W.

x 15 ...

Nome	Numero	Utilizzo	Preservato durante le chiamate
\$zero	0	costante zero	<i>Riservato MIPS</i>
\$at	1	riservato per l'assemblatore	<i>Riservato Compiler</i>
\$v0-\$v1	2-3	valori di ritorno di una procedura	No
\$a0-\$a3	4-7	argomenti di una procedura	No
\$t0-\$t7	8-15	registri temporanei (non salvati)	No
\$s0-\$s7	16-23	registri salvati	Si
\$t8-\$t9	24-25	registri temporanei (non salvati)	No
\$k0-\$k1	26-27	gestione delle eccezioni	<i>Riservato OS</i>
\$gp	28	puntatore alla global area (dati)	Si
\$sp	29	stack pointer	Si
\$s8	30	registro salvato (fp)	Si
\$ra	31	indirizzo di ritorno	No

MIPS Floating-Point ABI (Application Binary Interface)

- Definisce la convenzione di uso dei registri nel software
- Valido nel caso single e in quello double precision
 - \$f0, \$f2 → valori di ritorno delle funzioni
 - \$f12, \$f14 → argomenti delle funzioni
 - \$f20, \$f22, \$f24, \$f26, \$f28, \$f30 → registri "saved"
 - \$f4, \$f6, \$f8, \$f10, \$f16, \$f18 → registri temporanei
- I registri dispari sono tipicamente usati per le load/store e move

Service	System Call Code	Arguments	Result
print integer	1	\$a0 = value	(none)
print float	2	\$f12 = float value	(none)
print double	3	\$f12 = double value	(none)
print string	4	\$a0 = address of string	(none)
read integer	5	(none)	\$v0 = value read
read float	6	(none)	\$f0 = value read
read double	7	(none)	\$f0 = value read
read string	8	\$a0 = address where string to be stored \$a1 = number of characters to read + 1	(none)
memory allocation	9	\$a0 = number of bytes of storage desired	\$v0 = address of block
exit (end of program)	10	(none)	(none)
print character	11	\$a0 = integer	(none)
read character	12	(none)	char in \$v0

Nome	Numero	Utilizzo	Preservato durante le chiamate
\$zero	0	costante zero	<i>Riservato MIPS</i>
\$at	1	riservato per l'assemblatore	<i>Riservato Compiler</i>
\$v0-\$v1	2-3	valori di ritorno di una procedura	No
\$a0-\$a3	4-7	argomenti di una procedura	No
\$t0-\$t7	8-15	registri temporanei (non salvati)	No
\$s0-\$s7	16-23	registri salvati	Si
\$t8-\$t9	24-25	registri temporanei (non salvati)	No
\$k0-\$k1	26-27	gestione delle eccezioni	<i>Riservato OS</i>
\$gp	28	puntatore alla global area (dati)	Si
\$sp	29	stack pointer	Si
\$s8	30	registro salvato (fp)	Si
\$ra	31	indirizzo di ritorno	No

MIPS Floating-Point ABI (Application Binary Interface)

- Definisce la convenzione di uso dei registri nel software
- Valido nel caso single e in quello double precision
 - \$f0, \$f2 → valori di ritorno delle funzioni
 - \$f12, \$f14 → argomenti delle funzioni
 - \$f20, \$f22, \$f24, \$f26, \$f28, \$f30 → registri "saved"
 - \$f4, \$f6, \$f8, \$f10, \$f16, \$f18 → registri temporanei
- I registri dispari sono tipicamente usati per le load/store e move

Service	System Call Code	Arguments	Result
print integer	1	\$a0 = value	(none)
print float	2	\$f12 = float value	(none)
print double	3	\$f12 = double value	(none)
print string	4	\$a0 = address of string	(none)
read integer	5	(none)	\$v0 = value read
read float	6	(none)	\$f0 = value read
read double	7	(none)	\$f0 = value read
read string	8	\$a0 = address where string to be stored \$a1 = number of characters to read + 1	(none)
memory allocation	9	\$a0 = number of bytes of storage desired	\$v0 = address of block
exit (end of program)	10	(none)	(none)
print character	11	\$a0 = integer	(none)
read character	12	(none)	char in \$v0